NMOS低温热载流子晶体管的解析研究

利用低温（７７－２９５Ｋ）短沟ＮＭＯＳＦＥＴ准二维解析模型，研究了７７－２９５Ｋ温区ＮＭＯＳＦＥＴ衬底电流相关的物理机制。发现沟道电子平均自由程不随温度而改变，其值约为７．６ｎｍ；低温下虽然沟道电子在漏端获得较高的能量，但由于碰撞电离减弱，使ＮＭＯＳＦＥＴ的衬底电流不随温度降低而显著增长。实验结果证明，提出的衬底电流机制和模型适用于７７－２９５Ｋ宽温区范围。     

77KFowler—Nordheim电子注入和栅氧化层俘获特性研究

本研究了７７Ｋ下薄栅ＮＭＯＳＦＥＴ在Ｆ－Ｎ均匀注入时栅氧化层对电荷的俘获特性，发现沟道区上方栅氧化屋将俘获电荷，使阀值电压下降，而栅边缘氧化层地电子的俘获明显增强，并高于室温一的对应值，从而导致ＮＭＯＳＦＥＴ关态特性变差，沟道电阻增大，以及电流驱动能力的显降低，提出了栅边缘氧化层增强电子俘获的深能级中性陷机制。     

77KFowler－Nordheim电子注入和栅氧化层俘获特性研究

本文研究７７Ｋ下薄栅ＮＭＯＳＦＥＴ在Ｆ－Ｎ均匀电子注入时栅氧化层对电荷的俘获特性．发现沟道区上方栅氧化层将俘获净正电荷，使阈值电压下降；而栅边缘氧化层对电子的俘获明显增强，并高于室温下的对应值，从而导致ＮＭＯＳＦＥＴ关态特性变差，沟道电阻增大，以及电流驱动能力的显著降低；提出了栅边缘氧化层增强电子俘获的深能级中性陷阱机制．     

MOSFET电离辐射感生跨导退化的简单模型

本文提出了一个能有效反映辐射感生氧化物电荷积累和Ｓｉ／ＳｉＯ２界面态密度增加分别对ＭＯＳＦＥＴ跨导退化影响的简单模型．通过模型与实验结果比较，讨论了不同沟道类型ＭＯＳＦＥＴ（ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ）跨导退化的机制．     

薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究

本文对ＳＩＭＯＸ／ＳＯＩ全耗尽Ｎ沟ＭＯＳＦＥＴ中单晶体管Ｌａｔｃｈ状态对器件性能的影响进行了实验研究．实验结果表明，短时间的Ｌａｔｃｈ条件下的电应力冲击便可使全耗尽器件特性产生明显蜕变．蜕变原因主要是Ｌａｔｃｈ期间大量热电子注入到背栅氧化层中形成了电子陷阱电荷（主要分布在漏端附近）所致．文章还对经过Ｌａｔｃｈ应力后，全耗尽ＳＯＩ器件在其他应力条件下的蜕变特性进行了分析．     

P－MOSFET的TEM研究

Ｐ－ＭＯＳＦＥＴ的ＴＥＭ研究＊刘安生安生邵贝羚王敬付军钱佩信（北京有色金属研究总院，１０００８８北京）（清华大学微电子研究所，１０００８４北京）空穴的迁移率远低于电子迁移率，与Ｎ－ＭＯＳＦＥＴ相比Ｐ－ＭＯＳＦＥＴ的最大缺点就是电流驱动能力弱。为此，人...     

电离辐射引起MOSFET跨导退化的机制

通过研究６０Ｃｏｒ射线对ＭＯＳＦＥＴ跨导的影响，定性描述了辐照栅偏置条件以及氧化物电荷积累和Ｓｉ／ＳｉＯ２界面态密度增加分别与ＮＭＯＳＦＥＴ和ＰＭＯＳＦＥＴ跨导衰降之间的依赖关系。试验表明，对于ＰＭＯＳＦＥＴ，电离辐射感生氧化物正电荷累和界面太度增加降导致器件跨导退化。对于ＮＭＯＳＦＥＴ来说。这种退化只与辐射感生界面态密度增长有关。     

掺HCl栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性、阈电压和界面态．结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降。采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

SUPERTEX公司DMOS选型指南

ＳＵＰＥＲＴＥＸ公司ＤＭＯＳ选型指南１、低开启电压Ｎ沟道增强型ＭＯＳＦＥＴ２、低开启电压Ｐ沟增强型ＭＯＳＦＥＴ３、Ｎ沟道耗尽型ＭＯＳＦＥＴ４、Ｎ沟进增强型ＭＯＳＦＥＴ５、Ｐ沟道增强型ＭＯＳＦＥＴ６、低压Ｎ沟道ＭＯＳＦＥＴ阵列７、低压Ｐ沟道ＭＯＳＦＥＴ...     

元器件快讯

元器件快讯日立公司推出超低导通电阻（４．５ｍΩ）的功率ＭＯＳＦＥＴ２ＳＫ２５５４２ＳＫ２５５４为Ｎ沟道功率ＭＯＳＦＥＴ，它的击穿电压为６０Ｖ，它的特点就是导通电阻很小，典型值为４．５ｍΩ（２ＳＫ２５８６的导通电阻为７ｍΩ），可在４Ｖ电压下工作。２ＳＫ...     

深亚微米薄膜SOI MOSFET的二维数值模拟

本文介绍了适合于薄膜亚微米、深亚微米ＳＯＩＭＯＳＦＥＴ的二维数值模拟软件。该模拟软件同时考虑了两种载流子的产生－复合作用，采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程，提高了计算效率和收敛性。利用此模拟软件较为详细地分析了薄膜ＳＯＩＭＯＳＦＥＴ不同于厚膜ＳＯＩＭＯＳＦＥＴ的工作机理及特性，发现薄膜ＳＯＩＭＯＳＦＥＴ的所有特性几乎都得到了改善。将模拟结果与实验结果进行了对比，两者吻合得较好。     

掺HCI栅氧化对MOS结构电特性的影响

研究了栅氧化时掺ＨＣｌ的硅栅ＭＯＳＦＥＴ的ＤＤＳ－ＶＧＳ特性，阈电压和界面态。结果发现，ＨＣｌ掺入栅介质，可使ＩＤＳ－ＶＧＳ曲线正向漂移，ＰＭＯＳＦＥＴ阈电压绝对值减小，ＮＭＯＳＦＥＴ阈电压增大，Ｓｉ／ＳｉＯ２界面态密度下降，采用氯的负电中心和Ｓｉ／ＳｉＯ２界面硅悬挂键的键合模型对实验结果进行了解释。     

热载流子应力感应n-MOSFETsGIDL特性退化的机理

对不同栅氧化物ｎ－ＭＯＳＦＥＴｓ的ＧＩＤＬ（Ｇａｔｅ－ＩｎｄｕｃｅｄＤｒａｉｎＬｅａｋａｇｅ）特性在不同热载流子应力下的退化行为进行了研究．发现ＧＩＤＬ的漂移对栅电压十分敏感,在ＶＧ＝０．５ＶＤ的应力条件下呈现最大．通过对漏极附近二维电场及载流子分布的模拟,引入“亚界面陷阱”概念,对所涉及的机理提出了新见解,认为：在应力期间,亚界面和体氧化物空穴陷阱的解陷分别相应于ＶＧ＝０．５ＶＤ和ＶＧ＝ＶＤ两种典型应力下ＧＩＤＬ的漂移．实验还观察到Ｎ２Ｏ氮化,特别是Ｎ２Ｏ退火ＮＨ３氮化的ｎ－ＭＯＳＦＥＴｓ比常规热氧化ｎ     

MOSFET栅电流分布的理论建模

小尺寸ＭＯＳＦＥＴ的强场性,场畸变性和漏区尺度比例的增大,使它的分布效应增强,更准确地描述小尺寸器件的栅电流需要分布模型。本文依据“幸运电子”概念,基于我们已创建的沟道和衬底电流的二维分布模型,建立了ＮＭＯＳＦＥＴ的电子和空穴栅电流的分布模型,空穴栅电流的分布模型是基于负纵向场加速的新的发射物理过程建立的,所建分布模型包含了更祥尽的热载流子向栅发射的物理过程,这将有利于ＭＯＳＦＥＴ热载流子的损伤的     

注F MOSFET漏电流的辐照和退火行为

分析研究了不同偏置辐照和退火条件下，Ｐ沟和Ｎ沟ＭＯＳＦＥＴ的漏电流变化特性。结果表明，ＰＭＯＳＦＥＴ的辐射感生漏电流与栅偏压的依赖关系类似于辐照陷阱电荷的栅偏压关系；注ＦＰＭＯＳＦＥＴ的辐射感生漏电流增长小于未注Ｆ样品；ＮＭＯＳＦＥＴ辐照后漏电流随时间的退火呈现下降、重新增长和趋于饱和的特征，注Ｆ对退人过程中漏电流的重新增长有一定的抑制作用。     

用OTCS方法测量InP：Fe中的深能级

用光激瞬态电流谱（ＯＴＣＳ）方法测量半绝缘ＩｎＰ：Ｆｅ的深能级，研究了光强对ＯＴＣＳ测试的影响，在低温下，用强光滑蜊测得ＩｎＰ：Ｆｅ中存在ＥＴ＝０．３４ｅＶ的电子陷阱和ＥＴ＝１．１３ｅＶ的空穴陷阱，光强增大，ＥＴ＝０．３４ｅＶ的电子陷阱的ＯＴＣＳ峰的位置向高温方向移动，不同的光强下测得的ＥＴ也不同。文章从光的强度影响深能级的填充率对ＥＴ进行了理论修正。实验上发现修正后误差大大减小了。     

低温NMOSFET的解析模型

利用缓变沟道近似（ＧＣＡ）及准二维分析，提出了在７７～２９５Ｋ温区工作的ＮＭＯＳＦＥＴ的解析模型。建模中不仅考虑迁移率蜕变（电场引起）、载流子速度饱和及沟道调制效应，而且计入温度相关参数的温度特性。模拟结果显示了该模型的正确性及其在低温热载流子效应中的应用潜力。     

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时，ＰＥＳＤＭＯＳ－ＦＥＴ将成为一种较为理想的器件结构     

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时，ＰＥＳＤＭＯＳ－ＦＥＴ将成为一种较为理想的器件结构     

漏雪崩应力热载流子注入引起的MOSFET退变特性研究

本对亚微米ＭＯＳＦＥＴ在漏雪崩恒流应力（ＤＡＳ）条件下热载流子注入引起的退变现象做了实验研究，实验结果表明：在一般的恒流应力条件下，栅氧化层中由空穴注入形成的空穴陷阱电荷对器件特起主要影响作用，恒流应力过程中，任何附加的电子注入都可使器件退变特性发生明显变化。实验结果还证实，漏雪崩应力期间形成的空穴陷阱电荷可明显降低器件栅氧化层的介质击穿特性。