集成SiON栅介质在半导体中的应用与展望

集成电路的快速发展得益于其电路基本单元——场效应管MOSFET电学性能的不断提升。MOSFET器件的关键性能指标是驱动电流Id,驱动电流的大小取决于栅极电容。栅极电容与栅极表面积成正比,与栅介质厚度成反比。因此,通过增加栅极表面积和降低栅介质厚度均可提高栅极电容。随着半导体技术的不断发展,集成电路的集成度也不断提高。     

碳化硅MOSFET电学参数的电容-电阻法评估

阈值电压、栅内阻、栅电容是碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的重要电学参数,但受限于器件寄生电阻、栅介质界面态等因素,其提取过程较为复杂且容易衍生不准确性。文章通过器件建模和实验测试,揭示了MOSFET的栅电容非线性特征,构建了电容-电阻串联电路测试方法,研究了SiC MOSFET的栅内阻和阈值电压特性。分别获得栅极阻抗和栅源电压、栅极电容和栅源电压的变化规律,得到栅压为-10V时的栅内阻与目标值误差小于0.5Ω,以及串联电容相对栅源电压变化最大时的电压近似为器件阈值电压。相关结果与固定电流法作比较,并分别在SiC平面栅和沟槽栅MOSFET中得到验证。因此,该种电容-电阻法为SiC MOSFET器件所面临的阈值电压漂移、栅极开关振荡现象提供较为便捷的评估和预测手段。     

具有低EMI和低开启损耗的浮空P区IGBT研究

为了优化浮空P区IGBT结构的电磁干扰噪声(EMI)与开启损耗(E_on)的折中关系,提出一种假栅沟槽连接多晶硅阻挡层的浮空P区IGBT结构。新结构在浮空P区内引入对称的两个假栅沟槽,并通过多晶硅层连接。假栅沟槽将浮空P区分为三部分,减少了栅极沟槽附近的空穴积累,降低了栅极的固有位移电流。二维结构仿真表明,在小电流开启时,该结构与传统结构相比,栅极沟槽空穴电流密度减小90%,明显降低了集电极电流(I_CE)过冲峰值和栅极电压(V_GE)过冲峰值,提高了栅极电阻对dI_CE/dt和dV_KA/dt的控制能力。在相同的开启损耗下,新结构的dI_CE/dt、dV_CE/dt和dV_KA/dt最大值分别降低32.22%、38.41%和12.92%,降低了器件的EMI噪声,并改善了器件EMI噪声与开启损耗的折中关系。     

对Fukui法测量MESFET栅极串联电阻的改进

本文描述了改进的Fukui法.利用改进的Fukui法可以精确地测量GaAsMESFET的栅极串联电阻.实测结果表明,漏-源电阻的测量受栅势垒内建电势影响较小而受夹断电压影响较大,从漏-源电阻与X(X为栅势垒内建电势、夹断电压和栅-源电压的函数)关系曲线的弯曲方向可以定性地判断夹断电压的误差方向     

绝缘栅双极晶体管（IGBT）模块驱动及保护

对IGBT栅极驱动特性、栅极串联电阻及其驱动电路进行了探讨，提出了慢降栅压过流保护和过电压吸收的方法。     

干法刻蚀和氢等离子体处理制备增强型p-GaN栅AlGaN/GaN HEMT特性

增强型p-GaN栅AlGaN/GaN高电子迁移率晶体管(HEMT)的栅与源漏之间的沟道特性对器件性能具有重要的影响.在同一晶圆衬底上,采用干法刻蚀和氢等离子体处理栅与源、漏之间的p-GaN,制备增强型p-GaN栅AlGaN/GaN HEMT.对器件静态、动态特性和栅极漏电特性进行研究,采用两种方法制备的器件均具有较高的击穿电压(＞850 V@10 μA/mm).通过氢等离子体处理制备的器件的方块电阻较大,导致输出电流密度较低,在动态特性和栅极漏电方面具有明显的优势,氢等离子体处理技术提高了界面态的缺陷激活能,从而实现了较低的栅极反向漏电.     

CMOS图像传感器像素中MOSFET晶体管的栅感应噪声原理及分析

提出一种CMOS图像传感器像素中MOSFET晶体管的栅感应噪声原理.分析表明MOSFET工作于强反型区的栅感应噪声比工作于亚阈值区明显,但当施加在栅极电压达到3V时,随着ω/ωT比值的增加,MOSFET工作于亚阈值区的栅感应噪声比工作于强反型区明显.同时详细分析了有源像素(APS)中的RESET晶体管的栅感应噪声的影响并提出抑制栅感应噪声的电路.     

一种CMOS工艺离子敏场效应型晶体管的模型

采用CMOS工艺可以实现离子敏场效应型晶体管(ISFET),若在栅极氧化层之上保留多晶硅层,并通过引线使其与 外界的金属层相连作为悬浮的栅极,可实现悬浮栅结构ISFET.从ISFET的传感机理出发,根据表面基模型,利用HSPICE建 立了悬浮栅结构ISFET的物理模型.以该模型为研究对象,探讨了薄膜等效电阻、薄膜等效电...     

图像传感器像素中MOSFET晶体管的栅感应噪声原理及分析

提出一种CMOS图像传感器像素中MOSFET晶体管的栅感应噪声原理.分析表明MOSFET工作于强反型区的栅感应噪声比工作于亚阈值区明显,但当施加在栅极电压达到3V时,随着ω/ωT 比值的增加,MOSFET工作于亚阈值区的栅感应噪声比工作于强反型区明显.同时详细分析了有源像素(APS)中的RESET晶体管的栅感应噪声的影响并提出抑制栅感应噪声的电路     

压接型IGBT内部栅极电压一致性影响因素及调控方法

压接型绝缘栅双极晶体管(IGBT)的驱动印制电路板(PCB)寄生参数不一致会引起瞬态过程中内部IGBT芯片栅极电压不一致,芯片不能同时开通,造成芯片的瞬态不均流.结合压接型IGBT驱动PCB结构及运行工况,建立了包含驱动源、芯片模型、驱动PCB的一体化电路模型,分析了栅极内电阻、栅射极电容以及驱动电阻对驱动电压一致性的影响.在此基础上提出了驱动PCB电感匹配、并联芯片数匹配以及集中电阻补偿的驱动PCB的调控方法,以实现对栅极电压一致性的有效调控.研究表明驱动电阻是造成芯片栅极电压不一致的主要因素.利用上述调控方法可将芯片开通时间的不均衡度由79.2％分别降低至2.86％、7.1％和7.5％,实验验证了所提出的驱动PCB调控方法的有效性.     

高频控制开关用沟槽MOSFET的研究

高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗.基于器件与工艺模拟软件TsupremⅣ和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30 V的开关用沟槽MOSFET器件.对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释.     

4GHz低噪声GaAs MESFET参数研究

本文论述4GHz低噪声GaAs MESFET在缩短栅长L,减小寄生电阻(R_s+R_g)的同时需减小等效噪声电阻R_n,以获得较理想的增益和噪声性能.本文还叙述了器件主要参数的控制,并指出在亚微米栅长时栅边缘效应对器件噪声系数的影响.     

CMOS低噪声放大器中噪声的系统研究方法

采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5.2GHz CMOS低噪声放大器的设计.     

栅极导电层Au迁移导致放大器失效原因分析

针对限幅低噪声放大器使用过程中出现输出不稳定现象,利用扫描电镜和能谱仪对场效应管栅极表面的金属缺失层和栅源之间的金属堆积物进行微观分析,寻找放大器工作不正常的原因。结果表明:场效应管栅极Au层的电迁移,使导线局部电阻增大,温度升高,导致Au的热迁移加重,引起导线出现孔洞和栅源中间堆积金属颗粒,使栅极导线出现开路和栅源极间产生不稳定接触,最终导致场效应管的工作参数漂移和放大器工作不正常。     

栅极导电层Au迁移导致放大器失效原因分析

针对限幅低噪声放大器使用过程中出现输出不稳定现象,利用扫描电镜和能谱仪对场效应管栅极表面的金属缺失层和栅源之间的金属堆积物进行微观分析,寻找放大器工作不正常的原因。结果表明:场效应管栅极Au层的电迁移,使导线局部电阻增大,温度升高,导致Au的热迁移加重,引起导线出现孔洞和栅源中间堆积金属颗粒,使栅极导线出现开路和栅源极间产生不稳定接触,最终导致场效应管的工作参数漂移和放大器工作不正常。     

具有L型栅极场板的双槽双栅绝缘体上硅器件新结构

为了降低绝缘体上硅（SOI）功率器件的比导通电阻,同时提高击穿电压,利用场板（FP）技术,提出了一种具有L型栅极场板的双槽双栅SOI器件新结构.在双槽结构的基础上,在氧化槽中形成第二栅极,并延伸形成L型栅极场板.漂移区引入的氧化槽折叠了漂移区长度,提高了击穿电压;对称的双栅结构形成双导电沟道,加宽了电流纵向传输面积,使比导通电阻显著降低;L型场板对漂移区电场进行重塑,使漂移区浓度大幅度增加,比导通电阻进一步降低.仿真结果表明：在保证最高优值条件下,相比传统SOI结构,器件尺寸相同时,新结构的击穿电压提高了123%,比导通电阻降低了32%;击穿电压相同时,新结构的比导通电阻降低了87.5%;相比双槽SOI结构,器件尺寸相同时,新结构不仅保持了双槽结构的高压特性,而且比导通电阻降低了46%.     

CCD多晶硅离子注入掺杂工艺研究

研究了可取代多晶硅扩散掺杂的离子注入掺杂工艺,通过两种掺杂方式对CCD栅介质损伤、多晶硅接触电阻及均匀性等关键参数影响的对比研究,发现离子注入掺杂制作的多晶硅栅质量优于扩散掺杂制作的多晶硅栅,这有利于CCD输出均匀性的提高.对两种多晶硅掺杂方式的工艺集成条件进行对比,多晶硅掺杂采用离子注入方式其工艺步骤更简单,工艺集成度更高.     

用于有源电力滤波器的IGBT驱动及保护研究

介绍有源电力滤波器设计中EXB841型绝缘栅场效应晶体管(IGBT)驱动器的驱动原理和电路特点,对IGBT的栅极驱动特性、栅极串联电阻进行了探讨,给出过流保护和过压吸收的有效办法。样机试运行证明此种设计方案可靠、有效。     

高温正向栅电流下Ti/Pt/Au栅SiC MESFET的栅退化机理

SiC MESFET器件的性能强烈依赖于栅肖特基结的特性,而栅肖特基接触的稳定性直接影响其可靠性.针对SiC MESFET器件在微波频率的应用中射频过驱动导致高栅电流密度的现象,设计了两种栅极大电流的条件,观察栅肖特基接触和器件特性的变化,并通过对试验数据的分析,确定了栅的寄生并联电阻的缓慢退化是导致栅肖特基结和器件特性退化,甚至器件烧毁失效的主要原因.     

射频CMOS建模：不同栅指数目的RF-MOSFET可缩放模型

本文提出了一个新颖的不同指头数目的RF-MOSFET可缩放模型。所有的寄生参量包含栅极电阻,衬底电阻,寄生电容等的计算都直接可以从实际器件版图当中获取。该模型通过典型 0.13μm RF-CMOS工艺制造的不同栅指数的NMOSFET,其中栅长为固定值2.5μm,栅宽为固定值0.13μm,对模型在100MHz~20.05GHz频率范围内小信号S参数进行了验证和比较。测试与仿真数据得到了很好的吻合,这表明我们的模型是精确而且有效的。