专用指令集处理器系统级设计方法

以专用指令集处理器（ASIP）为核心的SoC系统是基于特定应用，设计嵌入式处理器的一个重要发展方向。给出了一种高效的系统级指令集模型设计空间搜索和体系结构仿真的方法。该方法可以在设计的早期阶段对软件和硬件进行协同设计和仿真，针对应用优化系统性能。利用该方法成功设计的ASIP系统，完成基4-64点DIF FFT需要310个时钟周期。     

多层薄膜微结构热应力计算

建立了以制作工艺为基础、适合多层薄膜微结构的热应力的计算公式。在Stoney方程相同的条件下,验证了所建模型的准确性。所建模型应用于多层微悬臂梁结构在残余应力作用下的形变计算,与实验测量结果的对比表明,误差在10%以内,说明所建模型具有非常好的实用性,可以为多层薄膜微结构设计和优化提供理论依据。     

基于TPM的安全嵌入式系统研究

针对嵌入式系统面临的安全问题,论文对嵌入式系统的体系结构进行研究,分析了嵌入式系统安全问题的特点,总结出嵌入式系统的安全策略,设计出基于可信平台模块TPM(Trusted Platform Module)的安全嵌入式系统的体系结构,使其能够从体系结构上较好地解决目前嵌入式系统面临的安全问题。     

医疗健康CPS监测系统研究

Cyber-Physical System(CPS)是基于互联网络和智能嵌入式系统等技术的智能物理信息系统。对CPS的概念和特性进行了分析,构建了一种CPS体系结构框架,该体系结构分为4层,分别为物理节点层、网络通信层、资源服务层和用户应用层,对体系结构的分层进行了讨论,设计了分层结构的CPS医疗健康系统,为进一步研究提供了借鉴。     

基于三层C/S模式的嵌入式系统交互设计

针对现阶段嵌入式系统的运行需求,提出基于三层C/S模式的嵌入式系统交互设计.在原嵌入式系统的基础上,应用三层C/S模式优化其逻辑结构.在嵌入式系统的前台界面中加入交互模块环境,并通过多线程同步交互、语音通信交互以及文字信息交互三个步骤,完成对系统后台程序的改写,从而实现嵌入式系统的交互功能.为了检测交互设计结果的功能设...     

面向OTT业务的智能电视系统架构设计

结合对嵌入式系统及OTT业务特性的研究,借鉴了嵌入式计算机系统体系结构的设计思想,提出了一种面向OTT业务的智能电视系统架构,该设计在内容呈现层中引入了WebKit浏览器内核作为支撑OTT业务开展的主要技术途径。同时针对相关政策要求,专门设计了系统的网络接入管理层,提供了相应的网络访问控制接口。     

人脸识别算法在嵌入式系统中的研究与实现

针对人脸识别技术在嵌入式门禁系统中的研究,为了验证嵌入式人脸识别门禁系统的可靠和实时功能,提出了以Hi3515微处理器为核心的嵌入式系统。通过ORL人脸库实验,基于TV+L’模型和Gabor 特征的人脸识别算法在嵌入式系统中得到实现。相应的实验结果表明,该算法在嵌入式平台得到了优化,嵌入式系统的高可靠性和实时性问题得以解决。     

一种体系结构设计与系统仿真的集成方法

体系结构研究在军事综合电子信息系统设计、建设和应用过程中起着十分重要的作用。体系结构研究包括体系结构设计、体系结构验证和体系结构优化等过程。系统仿真是体系结构验证的有效手段。体系结构设计与系统仿真的集成将改变以往体系结构研究过程相互独立的局面,从而大大提高系统体系结构研究的效率。体系结构设计与系统仿真的集成主要通过体系结构模型和系统仿真模型的自动转换来实现。     

基于嵌入式计算机的激光雷达系统仿真软件设计

在确定雷达系统仿真软件分层设计时,通过对系统分层体系结构进行研究可知激光雷达系统由功能层、系统层、矩阵层共同组成的,综合仿真软件、建模软件两部分组成其框架.从建模软件的结构来看,嵌入式计算机建模工具是其主要构成部分,除此之外还包括代码自动生成工具、模型生成模块两部分.工具基本模型是由XML模型描述文件创建代码自动生成的...     

可重构处理器阵列的系统级建模研究

由于粗粒度可重构体系结构设计空间复杂,设计满足应用需求的CGRA需要建立系统级仿真模型进行性能评估．文中提出一种可重构处理器阵列的系统级模型,使用SystemC事务级语言实现建模．模型采用多层互连网络结构实现任意2个处理器间的通信,并且处理器的资源能够通过参数快速地进行配置．仿真实验表明,模型适用于应用算法到粗粒度可重构体系结构映射的模拟仿真．     

SDRAM功耗模型及指令FIFO优化

在嵌入式系统中,存储子系统通常是系统性能的关键,同时由于其访问频繁功耗也通常占据了功耗的大部分。本文从一个嵌入式RISC处理器的指令FIFO设计出发,提出了SDRAM的功耗模型,基于该功耗模型,提出了最优化的指令FI-FO设计。实验结果表明FIFO深度为4或者5时性能最高且消耗能量最少。     

Power analysis of embedded software: a first step towards softwarepower minimization

Embedded computer systems are characterized by the presence of a dedicated processor and the software that runs on it. Power constraints are increasingly becoming the critical component of the design specification of these systems. At present, however, power analysis tools can only be applied at the lower levels of the design-the circuit or gate level. It is either impractical or impossible to use the lower level tools to estimate the power cost of the software component of the system. This paper describes the first systematic attempt to model this power cost. A power analysis technique is developed that has been applied to two commercial microprocessors-Intel 486DX2 and Fujitsu SPARClite 934. This technique can be employed to evaluate the power cost of embedded software. This can help in verifying if a design meets its specified power constraints. Further, it can also be used to search the design space in software power optimization. Examples with power reduction of up to 40%, obtained by rewriting code using the information provided by the instruction level power model, illustrate the potential of this idea     

基于CPCI的嵌入式系统的电源设计

介绍一种基于CPCI的嵌入式系统的电源设计方案。分析系统的功耗需求后,介绍系统使用的3种新型电源器件。随后,重点讨论LDO型电源器件LT3501。详细阐述配置该电源电路多项重要参数的方法。该电源系统已在某嵌入式系统中得到成功运用,并且具有一定的通用性．可应用于类似的嵌入式系统中。     

不平衡电网条件下三相VSR的建模与仿真

文章对不平衡电网条件下三相VSR进行分析与建模,得出采用开关函数描述的数学模型。为了利于控制系统设计,对三相静止坐标系下的数学模型进行坐标变换,得出两相同步旋转坐标系下的数学模型。针对不平衡电网条件下的三相VSR的功率分析与电流控制指令算法的设计,提出基于正负序同步旋转坐标系三维复空间瞬时功率。通过MATLAB2007a的Simulink仿真平台显示,陷波器能有效滤除不平衡电网电压中的负序分量,交流侧电流基本对称,并实现单位功率因数。仿真结果验证了所建模型的正确性。     

A Machine State Transition Approach to Instruction Retargeting for Embedded Microprocessors

This paper presents an interesting approach to retargeting existing software at the assembly (or binary) level from one instruction set to another instruction set. The approach is based on abstracting the instruction set behaviors as symbolic transitions of the machine states. The retargeting process is modeled as a planning process, an AI technique, that finds a plan (a sequence of operations) which brings the target processor from the same initial state to the same final state as the original software does on the source processor. The approach has been successfully applied in a design project of an x86 compatible microprocessor with an embedded internal RISC core for efficient execution. The proposed approach produced optimal x86-to-RISC mapping. In addition, the approach made it easy to keep up with microarchitecture revision during the design exploration phase since the mapping table can be automatically re-generated and re-evaluated promptly, which is difficult to achieve manually.     

基于硬件构件的嵌入式系统低功耗研究

降低系统功耗不仅要考虑硬件方面的因素,同时也要分析因软件引起的功耗。为了降低系统整体功耗,首先需要明确影响系统功耗的软硬件因素。在硬件方面,通过对硬件构件进行选择、设计和整合等方法降低功耗;软件方面则是重点优化与功耗密切相关的要素,如算法、指令与方法等。这些因素往往是相互制约、相互影响的。设计一个成功的低功耗系统,需要通过分析与实验,明确一个以硬件构件为思想的嵌入式系统低功耗设计时所需考虑的一些问题。     

A low-power 2.5-GHz 90-nm level 1 cache and memory management unit

The design of a 90-nm virtually addressed cache subsystem with separate 32-kB instruction and data caches is described. The circuits and microarchitecture are illustrated, including architecture level trace data validating low-power features and provisions to support snooping while maintaining the latency and power of virtual addressing. Low-power memory management unit design including a translation lookaside buffer with process identifier mapping is also described. Level 1 caches with support for high bandwidth, single cycle 256 bit fill and evict, as well as features for low power are also described. The design approaches are validated through both simulation and experimental results.     

多媒体SOC芯片的低功耗设计

从集成电路功耗原理出发,分析了CMOS电路功耗的来源,从集成电路设计的系统级、算法级、架构级、电路/门级以及工艺/器件级五个抽象层次出发,整理、总结了当前主要的低功耗设计方法,并在实际的移动多媒体处理应用SOC芯片设计中,平衡产品成本、设计复杂度、设计环境等多种因素,确定并应用了适合设计对象的低功耗设计方法的组合.通过对于样片功耗的测试分析,低功耗设计方法(组合)取得了预期的效果,实现了较低的动态功耗与很低的静态功耗.     

计及UPFC电力系统无功优化研究

为了更加有效地实现对电力系统潮流分布的控制,以进一步提高电力系统无功优化的有效性,达到使系统损耗最小的目的,提出了基于粒子群智能优化算法的计及UPFC的无功优化方法。以系统有功网损最小为目标函数,为了有效利用UPFC对潮流的调节作用,采用UPFC的节点注入功率模型。通过IEEE-30测试算例就系统有功网损和电压稳定性,对基于粒子群算法系统装设UPFC装置前后进行比较,发现采用文中方法后,不仅降低了系统的有功网损,提高了电压质量,而且与粒子群算法相比,还减少了算法的迭代次数,仿真结果验证了文中模型和算法的有效性和可行性。     

新型嵌入式电能质量监测装置的设计

电能质量监测技术是当前电力系统领域的研究热点。根据电能质量监测对于系统支持复杂算法和实时性的特殊要求，并在综合分析了目前电能质量监测现状的基础上，提出了一种基于DSP＋MPU构架的嵌入式电能质量监测装置的解决方案，将嵌入式技术和双CPU技术有机地融合在一起。分别讨论了设备的硬件系统和基于双CPU系统的软件设计思想。这种新型设计符合电能质量监测的最新发展要求，相对以往的设计，具有实时性好、性能高、体积小、成本低等优点，更适合于大量安装在现场。