系统异构冗余容错设计研究

提出了一种新的三模异构冗余自修复系统的设计方法,设计出了异构评价函数。利用演化硬件具有自适应与自修复的功能,实现了具有N模冗余特性的三模冗余电路。首先,利用遗传算法进化出3个原始功能电路;然后,每进化出一个具有相同功能的电路进行一次非相似度评价,选择出非相似度最大的3个电路保留,并进行应用。当3个异构电路中有一个出错后,对故障电路屏蔽,可进化修复该出错电路,并重新投入运行。从而大大地提高了容错性能,且具有体积小、成本低、功耗小、不影响系统正常运行等优点。利用现场可编程逻辑门阵列(FPGA)对二位比较器进行容错设计验证,分析比较了非相似度评价在异构设计中的作用与影响,实验结果证明了新方法的可行性和电路的高度可靠性。     

基于可进化硬件的容错技术及其原理

可进化硬件客错技术是一种模仿生物进化过程的容错方法。随着进化算法的发展和可编程器件的应用，现已成为世界各国容错计算技术领域新的研究方向。可进化硬件容错技术不是采用传统的静态冗余技术实现容错，而是利用可进化硬件本身固有的特性实现客错。本文重点论述了可进化硬件技术的两个基本要素，即进化算法和可编程器件；并分析了可进化硬件的容错原理和实现方法。     

演化硬件的容错模式研究

提出一种基于演化硬件的补偿容错模式,将被检对象和重构对象分离,以避免自重构容错模式可能对系统造成破坏的危险.该容错模式在不影响原电路工作的前提下,利用演化硬件的自适应特性,重构出相应的电路对出错电路进行输出补偿,从而达到容错的目的.实验表明,补偿容错模式能以少量的冗余代价换取更优的容错性能,并且修复时间比自重构容错模式短,有利于实时容错.     

进化硬件异构系统技术研究

针对传统同构系统对于共模干扰的影响容易引发并发故障问题,设计一种容错能力更强的异构冗余系统.从图论中得到启发,结合多目标遗传算法,给出异构系统设计的原理与流程,构造了异构度更高的冗余系统,从而增强了系统的容错性能.以D触发器作为设计实例,结果证明了基于多目标进化设计的异构电路所组成的异构系统具有更好的容错能力.     

基于进化算法的硬件演化基础研究

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性.介绍演化硬件的概念、基本原理和实现方法,指出目前研究存在的主要问题,给出进一步研究的设想与建议.     

基于演化硬件的容错电路设计与实现

在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路的演化生成,多次实验得出的平均演化代数约在11000代左右;从而为研究电路的在线演化和自修复工作提供有效的技术支持,为提高电子系统在复杂电磁环境下的抗扰和防护能力提供了新的途径。     

基于演化硬件的电路自重构修复方法

演化硬件是当前解决系统设计复杂度和系统可靠性这一矛盾最有潜力的技术.它是通过融入演化机制来实现电子系统的实时自重构,并具备了自组织、自适应和自修复的特性,这为硬件容错技术开辟了一条崭新的途径.目前演化硬件主要采用对自身整体结构的重配置或者对局部结构的重配置来实现系统的自修复.本文提出了一种数字电路的自重构修复方法,该方...     

基于FPGA的故障修复演化技术研究

演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。     

演化硬件技术及其在硬件设计中的应用

本文给出了基于演化算法和可编程逻辑器件的演化硬件的实现原理，并结合一个应用 实例加以说明，分析了该方法与传统的硬件设计方法相比的优越性，最后扼要介绍了演化硬件的研究方法以及它的应用现状和发展方向。     

演化硬件在模式识别中的应用综述

演化硬件以其速度快、灵活性强、实时适应等特点,在模式识别应用中易于建立学习时间短、识别速度快、精确分类的高效识别系统。在论述基于演化硬件模式识别技术的体系结构基础上,总结了不同的演化模型和各自的特性,并对各模型适合的应用领域进行了对比分析。介绍了国内外演化硬件模式识别技术研究的主要方向和发展现状,讨论了演化硬件在模式识别应用中的未来发展趋势和亟需解决的问题。     

基于演化算法的奇偶校验器自动设计*

基于演化算法技术,提出一种新的设计思想,实现奇偶校验器的电路自动设计.实验证明,多目标演化算法具有较少的运算量和较高的效率,能自动设计出使用逻辑门数更少、延时更小的奇偶校验器.     

基于多目标演化算法的逻辑电路设计

电路演化设计是新兴的研究热点,通过对电路演化设计的基本原理的介绍,提出了基于演化算法特别是改进的遗传算法(GeneticAlgorithm),根据具有一定逻辑功能的真值表,依据多个设计目标,以较少的运算量和较高的效率来演化设计出一个较优的逻辑电路。通过对几个具体实例的研究分析,说明了该设计思想的有效性和先进性。     

复杂数字电路多级在线进化技术研究

复杂数字电路的在线进化是目前演化硬件领域的难题之一.本文阐述了基于多级分解进化的复杂数字电路在线进化思想,给出了数字电路进化设计算法,分析了数字电路编码方案,研究了数字电路在线验证评估方法,设计了适应度函数,给出了数字电路在线进化设计实验系统方案.以典型数字电路为例,验证了多级分解进化方法的有效性,实验结果表明,采用多级分解进化方法可大大提高数字电路在线进化设计的速度与成功率,也有利于提高数字电路在线验证评估效率.     

基于容错技术的处理器设计

如何提升处理器本身的容错性能,使其能够更好地应用于各种复杂多变的环境,已经成为当前研究的热点;对于这一问题,可以将故障屏蔽技术(三模块冗余,校正器)和故障恢复技术(多数表决恢复,检查点)综合应用到处理器的容错设计中;以VHDL代码实现的8051处理器为研究对象,综合采用上述方法设计容错处理器,并在仿真环境下采用故障注入的方法对其容错性能进行测试和验证;研究表明采用这些技术可以构造具有良好可信性和稳定性的容错处理器。     

基于PSD技术的控制器两片硬件设计

介绍了以现场可编程系统器件ＰＳＤ５０１和１６位单片机８０Ｃ１９６ＫＣ为核心构成的两片控制器的硬件设计方法。通过一个控制器设计的实例将基于ＰＳＤ技术的微机控制器的硬件设计与传统的以数字集成电路为基础的设计进行比较,研究表明基于ＰＳＤ技术的硬件设计是简化硬件、提高可靠性的有效方法。     

仿生硬件在线进化技术研究

仿生硬件是一门新兴的研究领域,它提供了一种基于进化的电路设计新方法.目前,国内的研究主要以离线进化为主.介绍了仿生硬件的在线进化,给出了电路进化系统的硬件结构和软件流程.实例证明基于进化算法、JBits API和RC1000板卡实现硬件在线进化是可行的.     

基于FPGA的数字电路进化设计与实现

针对目前演化硬件研究中的关键问题:电路的数学表示方法、遗传算法和快速重构硬件平台,文章建立了一个用于描述数字电路的电路网络演化模型;设计了矩阵组编码算子,改进了精英保留策略;最后基于虚拟可重构技术在FPGA中建立了一个适于演化操作的硬件平台,实现了数字电路的内部进化;实验结果验证了该模型的可行性与有效性,采用的矩阵组编码算子在(8,8,8,4)演化区域内显著提高了电路演化的速度,为演化硬件的进一步发展了提供新的方法。