基于FPGA的数据采集系统的设计

介绍了以FPGA为核心控制模块的数据采集系统.设计中采用自上而下的方法,将FPGA分为几个模块,并论述各模块的功能和设计方法.FPGA模块采用VHDL语言进行仿真.整个系统可以实现8路最大工作频率为5 MHz语音信号的采集.     

基于FPGA芯片设计出租车计费器的研究

介绍了应用ALTERA公司的FPGA设计一个出租车计费器的一种方案.并讨论了有关使用FP GA芯片和VerilogHDL语言实现出租车计费器设计的技术问题.     

基于FPGA的模糊控制器设计

模糊控制作为现代控制理论的一种重要方法,通常以软件编程的方式在算法级上实现.为了在RTL级上实现模糊控制,提出了一种以EP2C5为核心器件,通过VHDL语言实现二输入一输出模糊控制器的方法,并对模糊控制的主要流程进行分析,采用自顶向下、模块化的FPGA设计方法,在Quartus II平台上分别对模糊化、模糊推理、解模糊等模块以及顶层设计进行了仿真,最终将其结果与理论值进行对比,仿真结果表明它们之间的误差较小,在允许的误差范围内,验证了该方法的可行性和正确性.     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的模糊控制器的设计

为提高模糊控制器的推理速度,研究了一种以FPGA(FLEX10k20)为核心器件,通过VHDL语言设计的两输入单输出模糊控制器的方法.阐述了知识库存储、模糊化、模糊推理以及逆模糊化模块在FPGA中的设计方法.该模糊控制器的推理过程既有并行又有串行,推理速度可达375 KLFIPS,可用到各种实时性要求高的模糊控制系统中.     

基于FPGA的误码仪内核设计

实现了一种基于FPGA的误码仪内核设计,利用FPGA芯片内部的PLL提供高速全局时钟,使用硬件编程语言VHDL编程实现了传输速率在1~20 M b/s内分段可调,29-1位、215-1位、223-1位3种序列长度的伪随机码码型可选,可手动发送误码以及智能失同步置位的误码检测等误码仪主要功能,并在最后给出了仿真结果。     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.     

基于VHDL语言和电路图混合输入的FPGA设计

以硬件描述语言（ＨＤＬ）为输入方式的硬件电路设计，现以发展成为第三代电路设计方法。本文通过使用ＶＨＤＬ语言和电路图的混合电路设计方法在Ｘｉｌｉｎｘ的ＦＰＧＡ上实现单片机ＰＩＣ１６Ｃ５７的兼容电路设计。     

基于FPGA的UART模块设计与实现

介绍了UART的基本特点，提出了一种UART收发器的FPGA实现方法，实现了FPGA与其他数字系统的直接通信，测试结果表明用该UART模块实现的串行通信高速、稳定、可靠．     

基于FPGA的嵌入式CPU的VHDL建模和设计

目前，基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分．提出一种嵌入式CPU核的VHDL行为建模方法，与传统的基于电路结构建模的CPU核的设计方法不同，新的VHDL建摸方法是基于指令对数据流流通控制行为的描述．使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型，易于修改，提高设计效率．同时介绍了兼容8051单片机指令的CPU的VHDL设计例子，并给出使用ISE7．1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6．0工具进行指令操作仿真的结果．仿真的结果显示该建模方法是可行的，设计的CPU核可以运行在125MHz时钟工作频率，指令执行速度超过40MIPS．     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.     

基于FPGA的多路抢答器设计与实现

在MAX+PLUSⅡ软件平台的基础上,基于VHDL语言及图形输入,采用FPGA技术设计了一款6路抢答器,同时,给出了抢答器系统的各个功能模块及对应模块具体电路图。通过对系统进行编译、仿真,并下载到FLEX1OK系列EPF1OKl0LC84-4器件进行测试。结果表明:本设计能实现自锁和互锁,正确显示最先抢答的选手号码,并对答题时间进行30s的限时报警以及复位重新抢答功能。     

基于FPGA的电机测速的设计与实现

介绍了基于FPGA的电机测速的原理及设计方法,用Altera公司的FPGA芯片EPF10K10LC84予以实现,对电机测速过程进行了仿真分析,结果表明该设计可行,并减少了系统的外围器件,降低了成本,提高了系统的灵活性．     

基于FPGA的通用乐曲电路设计

基于FPGA(现场可编程门阵列)芯片,利用VHDL语言,介绍了一种通用乐曲演奏电路的设计,可实现多个八度音阶的乐曲演奏,与简谱的对应关系简单,编程方便,占用资源少,通用性好,可作为IP core模块引用,构成复杂的SOPC系统.     

基于FPGA的UART设计与实现

提出了一种基于FPGA的UART的实现方法.利用有限状态机和硬件描述语言VHDL实现了通用异步收发器UART IP核的设计,给出了用VHDL实现UART的数学模型,并进行了仿真分析.结果表明,各项通信指标均满足要求,并可提高系统的可靠性和稳定性.