一种新颖的频率合成器捷变频方案

本文主要介绍了一种应用数字锁相环技术实现模拟锁相环准确频率预置的频率捕获方法，并在此基础上给出了一种新颖的频率合成器捷变频方案。     

一种基于集成锁相技术的宽带频率合成器

简述了机载火控雷达频率合成器的设计方法,着重介绍了一种基于集成锁相技术式的宽带、高可靠的实用型频率合成器.对合成器相噪指标、带宽、捷变频时间进行了深入分析,详细阐述了合成器的设计思想和电路实现方案,其相噪指标类似于锁相合成器而频率切换时间类似于直接合成器.合成器具有大带宽、捷变频、低相噪等特点,可应用于小型化的雷达及信号模拟器系统.     

高纯度捷变频频率源研制

介绍了一种新颖的L波段低相噪、捷变频频率合成器.该方案所设计的频率合成器是一种可预置频率的合成器.在方案中,运用2个锁相环, 选择其中一个作为工作环,另外一个作为预置环（即：一个环工作,同时另一环预置下一工作频点, 锁相环锁定时间不影响跳频时间,可以减小环路带宽来提高纯度,得到高纯度频点）.这种乒乓工作原理实现了高纯度、捷变频的跳频源.其输出频率为960～1 160 MHz,步进10 MHz,相位噪声、跳频时间和杂散抑制.文中给出了详细的设计过程、样品研制及测试结果.     

基于锁相环的低杂散细步进频率合成器

针对传统频率合成器小步进杂散的问题,提出一种新颖的宽带频率合成器方案;采用双锁相环的混频及分频实现锁相环参考信号的细步进;通过参考频率和鉴相频率的变化实现锁相环输出信号的小步进变化;弥补了传统DDS激励锁相环的频率合成方式难以实现小型化的缺点;通过锁相后的倍频及分频实现Ka波段的宽带覆盖;分析了方案及设计中的技术难点,...     

微波宽带数字频率合成器设计

文章主要介绍了一种微波宽带数字频率合成器设计,该频率合成器采用FPGA控制的直接数字频率合成器(DDS)驱动锁相环(PLL)技术来实现低噪声、低杂散、高分辨率、快捷变频的性能,在宽频段接收机中有着广泛的应用。     

一种新颖的捷变频频率合成器设计

提出了一种新颖的直接频率合成器方案,实现了优于3μs的捷变频指标.采用直接数字频率合成器(DDS)实现细步进跳频,通过切换混频本振、分段开关滤波、直接倍频方式拓展输出带宽.分析了关键指标和技术难点,给出了解决措施.该频率合成器实测结果满足指标要求,具有工程应用价值.     

一种新颖的星载宽带频率源设计

针对应用于复杂空间环境的宽带接收机的需求,提出了一种新颖的频率源设计方案.采用锁相环(PLL)和倍频电路实现宽带频综,采用直接数字频率合成器(DDS)实现窄带细步进频综.给出了频率源的详细设计思路、实现方法及可靠性设计的相关内容,实测结果表明所设计的频率源各项指标均满足要求.     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

Ka波段频率合成器设计

提出了一种Ka波段低杂散、捷变频频率合成器设计方案.该方案采用直接数字合成(DDS)+直接上变频的频率合成模式,DDS1产生360～600 MHz低杂散中频信号,DDS2产生波形信号.经过4次上变频、分段滤波、放大后,该方案实现了宽带、低杂散、捷变频频率合成器的设计,为系统提供本振信号、激励信号等.根据设计方案,制作了...     

C波段宽带捷变频率综合器设计

本文介绍了一种C波段宽带捷变频率综合器的设计方法,采用直接数字频率合成器(DDS)实现频率捷变,采用倍频链路扩展输出带宽,通过与锁相环(PLL)合成产生的本振信号混频将输出频率搬移到C波段。论述了DDS时钟电路、倍频链路以及混频部分的设计方法,并给出了达到的主要技术指标和测试结果。     

C波段宽带低噪声频率源的研制

介绍了利用锁相环和混频技术,实现C波段低相噪跳频源的方案,该方案通过两个环路同时实现跳频及混频,步进36MHz,输出频率4428~5220MHz,具有低相位噪声,低杂散等特点。和以往锁相频率合成的不同之处在于:以往混频时采用主环信号4428~5220MHz作为混频器的RF端,而本方案为可以充分抑制辅环杂散,通过放大器将主环信号放大作为混频器的本振LO端。测试结果表明达到系统对项目的指标要求,该频率合成方案是可行的。     

一种实现快速跳频的方法

介绍了一种简洁可靠的数字锁相频综快速跳频的原理、组成及实现,采用电阻开关网络对锁相环(PLL)进行预置,在保证相位噪声、杂散等指标不变的前提下提高了跳频速度,并通过了实际的测试。该方法实现了锁相电路跳频过程中的快速预置,加速了频综的跳频速度。     

基于低频窄带的超高性能高频宽带合成源设计

随着测试仪器的发展,高频段信号的应用越来越多,因此对高频信号测试系统的性能要求也不断提高.本文在基于高性能的低频窄带合成源的基础上,提出一种通用的超高性能高频宽带合成源设计方案.本方案采用分频锁相和混频锁相组成的双环锁相模式,在分频锁相模式下,信号进行快速锁定,实现宽频段内信号的大幅度切换;在混频锁相模式下,通过引入不同频段的窄带信号与VCO的反馈信号进行混频鉴相获得超高性能的宽带信号,最终实现宽带高频信号的稳定输出.     

四阶锁相跳频源环路参数的准确设计与仿真

锁相跳频源以其自身的性能优点,已经成为现代微波频率源的主要设计方案。针对目前流行的电荷泵锁相频率合成器芯片,提出一种根据环路带宽、相位裕量、鉴相频率泄漏抑制度等环路参数推导出的三阶环路滤波器准确设计方法,并给出了仿真流程。最后,用ADS软件仿真了一个S波段的锁相跳频源,验证了此方法的准确性。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

X 波段捷变频频率综合器

在无线通信领域中, 高性能频率综合器是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。 现代通信系统对频率综合器的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求, 性能卓越的频率综合器均 通过频率合成技术来实现。以往通过锁相环来实现的频率综合器具有高精度、高稳定度、低相位噪声、低杂散等性能。 但是在跳频时间上只能做到几十甚至上百μS。这与某些雷达需要的频率综合器的捷变速度有差距。本文提出一种直接 合成方法,很好的解决了这个问题。     

X波段低相噪频率综合器设计

介绍了一种X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术,实现X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达-68 d Bc,相噪优于-99 d Bc/Hz@1 k Hz,-104 d Bc/Hz@10 k Hz,-106 d Bc/Hz@100 k Hz。重点论述了所采用的低相噪阶跃倍频的关键技术,详细分析了重要指标及其实现方法,实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。     

10MHz-1GHz 小步进跳频信号源方案设计

频率合成器是现代仪器、通信系统的核心部件,是决定系统性能的关键设备。目前,我国的射频测量仪器基本上还是西方发达国家的产品占主要市场,而且价格昂贵,因此研究低成本的频率源合成器显得尤为重要。本文介绍了10MHz-1GHz 小步进跳频信号源的实现方案及关键技术。在系统有一定相噪、杂散要求的前提下,鉴于输出频段相对带 宽大,本方案采用下变频方法实现,其中小步进由DDS+PLL 实现。整个系统由STC89LE52 单片机控制,具有高跳频速度、成本低、体积小等优点。