异构多处理器嵌入式计算平台的设计

提出了采用异构多处理器体系结构构建嵌入式计算平台的思想,并基于该思想采用Cortex M3主处理器和MSP430协处理器构建了异构多处理器体系结构的433 MHz有源RFID读写机具。实际验证结果表明,采用异构多处理器构建的嵌入式计算平台实现了计算密集型应用与控制密集型应用的有效分离,大大提高了系统的灵活性和资源分配的合理性。基于该体系结构重构传统嵌入式计算平台时对应用系统透明,使其具有广泛的应用前景。     

一种多处理器异构系统设计与实现

嵌入式系统是将应用程序和操作系统与计算机硬件集成在一起的系统,目前对嵌入式系统数据处理需求在不断提高,单纯依靠提高处理器的性能,来提高系统的实时性已经无法满足.提出了一种新的架构,在系统中使异构多处理器来保证实时性,采用并行技术,同样有助于提高系统的处理能力,再加上系统采用冗余备份,有助于提高可靠性,在设计中采用国产处理器,双机冗余备份及存储系统,动态热备份技术,对要求可靠性高、速度快的实时控制领域具有重要意义.     

异构多处理器系统Cache一致性解决方案

SoC技术的发展使多个异构的处理器集成到一个芯片成为可能,这种结构已成为提高微处理器性能的重要途径.与传统的多处理器系统一样,Cache一致性问题也是片内异构多处理器系统必须首先解决的问题.本文在分析Cache一致性问题的基础上,对采用不同监听协议的多处理器的集成,以牺牲简单的硬件为代价来完成一致性协议的转化.将此方法并入多处理器芯片封装内来管理,可保证在异构多处理器系统中数据的一致性.     

改进的异构多处理器的实时任务调度算法研究*

现有的很多调度算法存在时间复杂度过高或调度成功率低的问题。提出一种新的调度算法(HRTSA),提高实时任务的调度成功率。HRTSA首先通过METC策略初始化分簇,降低算法的时间复杂度;再在放置任务时根据处理器的负载均衡进行处理器负载的有效控制;最后通过任务复制调度以提高任务调度成功率。对比实验分析表明提出的HRTSA算法时间复杂度与RTSDA相比较低,调度成功率较高。     

基于粒子群优化算法的异构多处理器任务调度

为提高异构多处理器任务调度的执行效率,充分发挥多处理器并行性能,提出一种基于粒子群优化的异构多处理器任务调度算法-PSOASA算法.PSOASA算法以求得任务最短完成时间为目标,首先通过建立新的编码方式和粒子更新公式实现粒子搜索空间到离散空间的映射,使连续的粒子群优化算法适用于离散的异构多处理器任务调度问题,同时通过引入模拟退火算法,克服粒子群算法的“早熟”收敛现象,避免求得的解陷入局部最优.实验结果表明,PSOASA算法的执行效率优于目前广泛采用的遗传算法,有效地降低任务的执行时间,减少了迭代次数,适用于异构多处理器环境大规模任务调度.     

总线可重配置的多处理器架构

本文提出了一种全新的总线可重配置的多处理器架构。该架构结合了多核与可重配置处理器的优势，具有并行性高、计算能力强、结构复杂度低并且应用领域广泛灵活的特点。对于该架构的实现，本文提出了VHDL层面的软件模拟。通过简化模型，用多个改进后的VHDL实现的8051核以及可重配置的多路开关进行了软件模拟。     

一种粒子群优化的异构多处理器任务调度算法

为提高异构多处理器任务调度的执行效率,充分发挥多处理器并行性能,提出一种基于粒子群优化的异构多处理器任务调度算法-PSOASA算法.PSOASA算法以求得任务最短完成时间为目标,首先采用整数矩阵对粒子进行编码,并定义交换操作更新粒子状态,实现粒子搜索空间到离散空间的映射,使连续的粒子群优化算法适用于离散的异构多处理器任务调度问题,同时引入模拟退火算法,克服粒子群算法的“早熟”收敛现象,避免求得的解陷入局部最优.实验结果表明,PSOASA算法的执行效率优于目前广泛采用的遗传算法,有效地降低任务执行时间,减少了迭代次数,适用于异构多处理器环境大规模任务调度.     

基于粒子群优化的异构多处理器任务调度算法

为提高异构多处理器任务调度的执行效率,充分发挥多处理器并行性能,提出一种基于粒子群优化的异构多处理器任务调度算法——FPSOTTS算法。该算法以求得任务最短完成时间为目标,首先通过建立新的编码方式和粒子更新公式实现粒子搜索空间到离散空间的映射,使连续的粒子群优化算法适用于离散的异构多处理器任务调度问题;同时通过引入禁忌算法进行局部搜索,克服粒子群算法的早熟收敛现象,避免陷入局部最优。实验结果表明,FPSOTTS算法的执行效率优于Min-min算法和遗传算法,有效地降低任务的执行时间。FP-SOTTS算法很好地解决了异构多处理器任务调度问题,并且适合于大规模并行任务调度。     

面向异构多处理器设备的自适应命令解释系统

智能化赋予了物联网更深刻的实用价值,但是在计算能力强与功耗低的之间寻求性能最优是目前物联网设备极难解决的问题.异构多处理器结构与单一或者同构的多处理器相比可以结合不同处理器的优势,同时满足高计算能力与低功耗的系统需求,但异构多处理器结构下软件编程难度大的问题以及如何优化顶层应用在多处理器设备上的运行性能都是目前亟待解决的技术难题.针对以上问题,设计并实现了一个面向异构多处理器设备的自适应命令解释系统.首先,该系统允许用户将物联网应用安装到设备上,应用程序以命令脚本形式呈现;其次,系统设计了命令在异构多处理器设备上的自动分发算法,该算法考虑性能和功耗的多维参数,在满足时间上限的条件下最优化应用执行能耗.最后,提出了针对同时满足不同用户应用需求的解决方案,在物联网设备的资源受限的条件下,根据具体用户使用习惯,提出了一种基于用户使用历史的命令解释系统自适应方案,可以根据用户个性化习惯自动完成命令解释系统的自适应部署和运行时优化.     

Neuron多处理器芯片及其应用

Neuron芯片是美国Motorola公司和日本Toshiba公司制造的一种多处理器结构的神经元芯片.它将通信协议和控制用微处理器有效地集成在一起,实现通信、控制、调度和I/O等功能.本文以MC143150为例,介绍有关Neuron芯片的基本结构和组成、LonTalk协议以及应用系统的组成方式等.     

Architectural Exploration of Heterogeneous Multiprocessor Systems for JPEG

Multicore processors have been utilized in embedded systems and general computing applications for some time. However, these multicore chips execute multiple applications concurrently, with each core carrying out a particular task in the system. Such systems can be found in gaming, automotive real-time systems and video / image encoding devices. These system are commonly deployed to overcome deadline misses, which are primarily due to overloading of a single multitasking core. In this paper, we explore the use of multiple cores for a single application, as opposed to multiple applications executing in a parallel fashion. A single application is parallelized using two different methods: one, a master-slave model; and two, a sequential pipeline model. The systems were implemented using Tensilica’s Xtensa LX processors with queues as the means of communications between two cores. In a master-slave model, we utilized a course grained approach whereby a main core distributes the workload to the remaining cores and reads the processed data before writing the results back to file. In the pipeline model, a lower granularity is used. The application is partitioned into multiple sequential blocks; each block representing a stage in a sequential pipeline. For both models we applied a number of differing configurations ranging from a single core to a nine-core system. We found that without any optimization for the seven core system, the sequential pipeline approach has a more efficient area usage, with an area increase to speedup ratio of 1.83 compared to the master-slave approach of 4.34. With selective optimization in the pipeline approach, we obtained speed ups of up to 4.6 × while with an area increase of only 3.1 × (area increase to speedup ratio of just 0.68). National ICT Australia is funded through the Australian Government’s Backing Australia’s Ability initiative, in part through the Australian Research Council.     

异构多网HTTP/2能量成本控制视频流传输模型

考虑异构无线网和成本约束下的移动设备能源消耗,提出异构网络HTTP/2能量成本控制的多网视频流传输模型。相对于传统流媒体自适应模型,增加参数控制单元、跨层网络监控单元和重新排序单元,采用HTTP/2传输协议,设计视频流传输模型,实现多无线网络视频段传输;为降低设备能耗,设计HTTP/2协议下的能量成本函数,对模型参数选取过程进行设计。仿真结果表明,所提模型具有更高视频加载效率和能量节省能力,对数据丢包具有抑制能力。     

一种流体系结构中软硬结合的异构核协同方法

在流体系结构中,标量核同流处理核是异构核,它们之间的协同是流处理器能够正确、高效运转的基础.文中针对异构核间所采用的软件协同方法性能低的问题,提出了一种软件和硬件相结合的异构核协同方法,并基于MASA-I流处理SOPC系统进行了实现.使用媒体和数字信号处理领域核心算法进行测试的结果表明,与软件协同方法相比,使用文中方法的协同性能有2个量级的提升,程序整体性能提高一倍.     

Cooperative Computing Techniques for a Deeply Fused and Heterogeneous Many-Core Processor Architecture

Due to advances in semiconductor techniques, many-core processors have been widely used in high performance computing. However, many applications still cannot be carried out e?ciently due to the memory...     

基于新型异构处理平台的车辆优化检测应用设计

针对智能交通系统中车辆检测对处理实时性和使用环境的要求,提出了一种基于动物视觉的车流量检测算法,并将算法封装成组件应用于异构处理平台中.此算法通过判别相邻像素点的关联性,消除伪误差,提高了车辆识别的准确率.通过更新优化处理组件,快速更新车辆检测处理算法,有助于新算法快速应用到实际中去.实验证明,利用异构处理平台更新算法的方式,缩短了算法开发周期,提高了算法利用率,可有效快速的对处理流程进行更新.     

一种混合属性数据流聚类算法

数据流聚类是数据流挖掘中的重要问题.现实世界中的数据流往往同时具有连续属性和标称属性,但现有算法局限于仅处理其中一种属性,而对另一种采取简单舍弃的办法.目前还没有能在算法层次上进行混合属性数据流聚类的算法.文中提出了一种针对混合属性数据流的聚类算法;建立了数据流到达的泊松过程模型;用频度直方图对离散属性进行了描述;给出了混合属性条件下微聚类生成、更新、合并和删除算法.在公共数据集上的实验表明,文中提出的算法具有鲁棒的性能.     

视频阵列处理器数据加载电路的设计与实现

随着多种视频编解码标准和视频算法的提出,视频处理器高效性和灵活性显得更为重要。针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题,通过对视频编解码标准算法的分析,深度挖掘数据访存冗余和传输的特点,在可编程可重构体系结构下,设计了支持灌入和Cache两种工作模式的数据加载电路,并进行了功能仿真和FPGA验证。结果表明,该电路能够满足1080P视频处理对数据加载的要求,采用Desgin Compiler在SMIC 0.13μm CMOS工艺标准单元库下综合,频率可达197 MHz。     

HEVC中率失真优化算法的动态可重构实现

基于视频阵列处理器高效视频编码HEVC实现中,HEVC灵活的编码块增加了率失真优化算法硬件实现的难度,难以实现阵列规模和不同块的灵活切换.针对这一问题,提出一种动态可重构的率失真优化实现方法.基于上下文切换的动态重构机制,完成不同规模、不同块大小算法之间的灵活切换,并以率失真优化算法作为帧内模式选择的判别依据,实现帧内...     

基于FPGA的雷达视频压缩技术研究

根据雷达视频数据量大、目标信息较为重要的特点,设计并实现了一种基于FPGA的高分辨率雷达视频压缩方案。该方案针对压缩过程中算法较为复杂,且有大量浮点运算、乘法处理等高计算复杂度的问题,对DCT、量化、编码等核心处理模块分别进行了优化设计。在一片Stratix IV GX EP4SGX230KF40C4芯片上进行了验证,结果表明,该设计方案资源占用率低,压缩后图像质量较好,对于1600x1200分辨率的视频处理速度可达50帧／秒以上,满足高分辨率雷达视频实时压缩的要求。     

高清H.264变换编码的流式实现

H.264作为新一代视频编码标准,具有很好的性能,但计算复杂度比较高。Storm处理器是一款面向媒体应用和信号处理的高效能流处理器,在媒体处理方面具有很好的应用前景。针对H.264对计算性能的要求,本文给出了高清H.264(1080P)变换编码在Storm-SP16 G160流处理器上的流式实现。本文根据不同算法的数据流特征,结合具体的流化过程详细介绍了并行粒度选择以及数据流组织、规范化处理等流化技术。实验结果表明:编码的流式实现具有很好的性能,按照此编码效率加速整个程序可满足实时要求。提供了一种不同于硬件加速的程序加速方法,对其他媒体应用在流处理器上的映射具有很大的借鉴意义。