基于FPGA的视频图像采集与显示系统设计

针对CCD摄像头输出的模拟CVBS信号数据量大和现场可编程门阵列FPGA并行处理能力强的特点,提出了一种CCD摄像头+FPGA+ SDRAM+视频编解码芯片的采集与VGA显示系统设计方案.按照视频信号的处理过程,在FPGA中设计了I2C控制器,ITU656解码器、视频处理器、SDRAM控制器、色度空间转换模块和VGA显示模块,实现了对视频解码芯片的工作配置,视频数据的解析、处理、存储和显示.硬件验证结果符合设计要求.     

基于FPGA的视频解码芯片验证平台设计

随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.     

异构双核处理器的嵌入式视频监控系统研究

基于嵌入式视频处理新技术——达芬奇技术,重点研究了xDM多媒体算法标准、编解码引擎、编解码服务器等理论。以搭载异构双核处理器OMAP3730的开发板为硬件平台,ARM端配置视频编解码引擎,DSP端配置视频编解码服务器,使得系统能在ARM上进行控制操作,在DSP上进行H.264视频编解码。最后在Linux上完成上层应用的编写。     

面向医用电子内窥镜的高清视频处理系统

设计一种基于现场可编程门阵列(FPGA)和双数字信息处理器(DSP)的嵌入式高清内窥镜视频处理系统。利用FPGA对视频数据进行预处理,采用2片基于DaVinci-HD技术的DSP进行H.264编解码并行运算,通过PowerPC处理器完成系统管理、视频存储与网络传输。测试结果表明,该系统实时处理的视频分辨率达到1080i60,在图像质量上能达到H.264的高画质级别。     

视频阵列处理器数据加载电路的设计与实现

随着多种视频编解码标准和视频算法的提出,视频处理器高效性和灵活性显得更为重要。针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题,通过对视频编解码标准算法的分析,深度挖掘数据访存冗余和传输的特点,在可编程可重构体系结构下,设计了支持灌入和Cache两种工作模式的数据加载电路,并进行了功能仿真和FPGA验证。结果表明,该电路能够满足1080P视频处理对数据加载的要求,采用Desgin Compiler在SMIC 0.13μm CMOS工艺标准单元库下综合,频率可达197 MHz。     

基于FPGA的视频图像实时采集与显示研究

随着物质生活生平的提高,人们对安防监控的要求越来越高,高清晰网络摄像机逐步取代了传统的模拟摄像机。文中,主要探讨了基于FPGA的视频图像实时采集和显示技术。以FPGA为核心技术,结合CCD图像传感、视频编解码、ADC转换等技术,可以实现实时高清视频图像的数据采集和显示系统。FPGA是基于现场可编程门阵列技术的,具有较强的灵活性和实时性,支持内嵌式CPU处理器,可以很好地处理视频图像。     

基于DM642的视频处理系统设计

本文介绍了一种基于TMS320DM642和Philips视频编解码芯片的视频处理系统,给出了系统的硬件设计、视频接口连接图、以及软件配置。通过实际应用证明该方案具有高速视频输入输出能力,为视频编解码算法开发、视频处理产品设计搭建了高性能的平台。     

FPGA+DSP异构视频处理系统中基于SRIO的数据高效传输方法

数据传输一直是影响嵌入式视频系统实时处理能力的关键环节.随着视频应用的多路化和高清化,混合多处理器结构已成为嵌入式视频处理系统的主要发展趋势,异构处理器之间数据的高效传输对系统性能的影响变得比以前更加突出.文中针对FPGA+ DSP异构视频处理系统中的数据传输问题,在分析处理器结构和视频数据格式特征的基础上,提出了一种基于高速串行接口SRIO(Serial Rapid I/O)的数据高效传输方法.该方法分别以FPGA、DSP作为系统的传输、处理核心,在FPGA处理器上采用视频三分量数据重组方法并使用包头信息较小的SRIO流写事务SWRITE(Streaming Write),简化视频传输格式的同时提高了SRIO视频数据包的传输效率;在DSP处理器上通过预定义接收端数据存储单元和采用简洁的SRIO门铃事务(DOORBELL)应答机制,节约了DSP在传输过程中的时间开销.实验结果表明,文中设计的SRIO高效传输方法在占用较少的FPGA资源的条件下传输速度达理论值的81％以上.     

基于FPGA开发平台的H.264视频编码系统设计

针对传统基于嵌入式平台或DSP构建的H.264编码系统编码性能差,可扩展性低的缺点,提出基于FPGA开发平台设计的H.264视频编码SoC系统.本文主要介绍了其中最重要的熵编码模块.实验结果表明,与传统的基于嵌入式处理器的编码系统相比,基于FPGA开发平台的编码系统可以实现视频采集、实时编码和存储,编码后视频播放流畅,无数据丢失或数据出错等情况,系统各项功能运行良好,并且系统具有很好的可移植性与可配置性,占用资源少、速度快、具有广泛的应用前景.     

CEVA发布业界首个用于联网多媒体设备的多用途可编程高清视频和图像处理平台

<正>纯软件可编程的低功耗平台CEVA-MM3000~(TM)采用可扩展、可配置的多内核架构,支持便携式多媒体和家庭娱乐设备的高级视频编解码和图像信号处理全球领先的硅片知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司发布完全可编程的高清(HD)视频和成像平台CEVA-MM3000~(TM),该平台专为新一代联网便携式多媒体和家庭娱乐设备而设计。CEVA公司于2010年3月9日在北京举办的媒体发布会上展示了CEVA-MM3000平台。     

视频阵列处理器多层次分布式存储结构设计

随着视频编解码标准的不断演进,算法处理的数据量也随之剧增。多核结构并行化处理技术在提升算法计算速度的同时,使得存储结构成为了整个编解码系统性能的瓶颈。针对视频编解码算法访存的局部性、各算法之间数据交互频繁性、算法内部大量临时数据不交互性的特点,设计并实现了由私有存储层和共享存储层构成的多层次分布式存储结构。通过Xilinx公司的Virtex-6系列xc6vlx550T开发板对设计进行测试,实验结果表明,该结构在保持简洁性和可扩展性的同时,最高可提供9.73 GB/s的访存带宽,能够满足视频编解码算法数据访存的需求。     

基于Android系统的FFmpeg多媒体同步传输算法研究

FFmpeg是一个开源跨平台多媒体数据解决方案,常被移植到各种嵌入式系统中。将FFmpeg移植到Android系统中,能够增加Android系统对编解码格式标准的支持,但由于目前手机处理能力低,内存小等硬件配置因素,严重影响FFm-peg对音视频流的解码效率,导致解码出的音视频数据无法同步。通过研究基于时间戳的多媒体音视频同步算法模型,将其引入到FFmpeg中,并在Android平台进行算法实验。实验证明,基于时间戳多媒体音视频同步算法模型能够有效地保证多媒体数据的同步。     

基于H.264的嵌入式视频编码器的设计与应用

设计了一种适用于工业现场的嵌入式视频编码器，视频压缩按照H.264标准，在Intel 推出的PXA255 Xscale架构的处理机和源码开放的Linux嵌入式操作系统的基础上，实现了视频的实时动态采集、压缩和网络传输，介绍了系统的研制过程，给出了系统架构和关键技术。通过构建网络测试平台，将此编码器接入以太网，服务器端将接收到的压缩码流进行实时解压、回放。此编码器可用于远程视频监控系统中前端视频的实时采集、压缩和跨IP网传输。     

基于TMS320DM8168硬件平台的智能网络视频监控系统

针对传统的模拟视频监控和数字视频监控存在需要专人监视的缺点,提出了一种基于TMS320DM8168硬件平台的智能视频监控解决方案,突出视频监控系统的智能识别、智能控制的特性,实现由专人监控向智能监控的跨越.该课题是以单芯片TMS320DM8168 为核心实现16路D1视频数据的采集、H.264编解码处理、数据存储和传输以及音视频数据回放等基本功能,同时在智能特性方面实现了摄像头的遮挡检测和运动目标检测的功能.     

基于μClinux的嵌入式导盲系统

提出一种为盲人或视弱人群提供导航的基于盲道识别的嵌入式系统的设计方案。结合高性能定点DSP ADSP-BF533 和视频解码芯片SAA7113,设计图像处理硬件平台,移植嵌入式操作系统并给出算法实现与优化方法。实验结果表明,该系统在自然盲道情况下达到必需的处理实时性和判断的准确性要求,可较好地服务于盲人的独立出行。     

In‐band scalable video coding with integrated wavelet‐based display driving

Abstract— The increasing demand for multimedia over networks and the heterogeneous nature of today's networks and playback devices impose the stringent need for scalable video coding. In this context, in‐band wavelet‐based video‐coding architectures offer full scalability in terms of quality, resolution, and frame‐rate and provide compression performance competitive with that of state‐of‐the‐art non‐scalable technology. Despite these advances, video streaming over wireless networks to handheld terminals is lagging in popularity due to the high power consumption of the existing portable devices. As a possible approach to alleviate this problem, the integration of wavelet‐based passive‐matrix‐display driving into the inverse discrete wavelet transform (IDWT) block of the in‐band video decoding architecture was investigated. In a nutshell, the IDWT no longer needs to be performed by the decoder, being synthesized instead by the display itself. This integration reduces the number of calculations required to generate the driving waveforms for passive‐matrix displays and inherently leads to reduced power consumption on portable terminals. Moreover, the wavelet transform and the considered video‐codec architecture are both resolution‐scalable. Hence, the resolution‐scalability feature of the video codec, enabling resolution‐scalable display driving, is another means to control the power consumption of the portable device.     

基于物联网的新型视频监控系统的设计与实现

为了实现包括服务端和客户端的一套简单、稳定、可靠的新型视频监控系统。首先分析了视频监控系统的发展历史和趋势,提出基于移动互联网的视频监控系统方案,并选定Android作为系统实现的平台;明确了需求和目标,设计出系统的整体方案,并搭建了系统的程序框架;再根据系统程序框架的设计,详细地设计并实现了各个子功能模块,其中主要的功能模块有视频采集与视频回显模块,视频预处理模块,视频编解码模块和视频存储模块等;最后,对整个系统进行了综合测试,验证了其功能的完整性,得出系统的性能表现数据。经实验证明,所设计系统使用便利,需求中指定的功能也基本实现,程序的运行稳定高效可靠,能达到预期效果,具有一定的实用性和研究意义。     

多分辨率下资源感知的图像目标自适应缩放检测

边缘视频处理可以降低云平台视频处理系统的视频传输时延、视频处理开销和存储成本,但是视频参数(分辨率、帧率等)的多样性容易导致边缘视频处理的效果不尽人意。通常,在图像预处理阶段会先对图像进行缩放变换再进行后续处理,以保障图像处理的最佳效果,但是在视频监控等具有不确定性的场景中对所有分辨率的图像直接成倍缩小容易降低目标检测率。基于以上问题,把图像水平像素点和垂直像素点的缩放倍数记作图像缩放因子,对于不同分辨率的视频数据,分析了图像缩放因子对视频数据处理效果的影响,提出了图像缩放因子动态设置方案。该方案以系统性能指标(服务器端系统功耗和内存使用率)为视频处理性能指标(人脸检测率)的约束条件,获取该分辨率下人脸检测率最优时对应的图像缩放因子。实验结果表明,对于不同分辨率的视频数据,图像缩放因子动态设置方案可以在保证视频处理性能的基础上,减少系统功耗和内存使用率,提高视频处理效率。     

达芬奇平台下的运动目标检测算法的应用研究

文中介绍了一种适用于TI推出的达芬奇双核（ARM＋DSP）处理芯片TMS320DM6446的运动目标检测算法。通过对算法进行仿真实验验证算法的可行性,在验证算法可行性之后,以TMS320DM6446作为核心处理器,基于codec engine机制实现了检测算法封装和移植,并在此基础上进行了一定程度的优化以提高算法的效率。测试结果表明,对于720×576大小的视频序列,文中的运动目标检测算法是可行的,在TMS320DM64-46平台上运行可以达到10fps左右。