基于FPGA高速大容量数据采集与存储系统

根据某型号监测系统需具备长时间连续采集和存储的要求,将高速A/D转换器、CycloneⅡ系列的FPGA和高速SDRAM作为数据采集和处理的主体,结合大容量存储介质,设计一种基于FPGA的高速大容量数据采集与存储系统,具有速度快、实时性高、成本低和容易扩展等特点。     

基于FPGA的手持式数字存储示波器峰值采样技术

为了满足手持式数字示波器在较大时基下检测尖峰信号、消除混叠现象,利用FPGA内部大量逻辑单元完成峰值采样。提出峰值采样的实现方案,对其设计进行了详细描述,该系统在不采用额外硬件的基础上,实现了对采集信号的最大值与最小值进行判断,并存储在一定时间段内的峰值,具有很强的移植性和兼容性。最后给出了实现峰值采样的波形图,效果比较满意。     

基于FPGA多路同步数据采集系统的设计

从对变频电源实时测量的实际应用需求出发,设计了一种基于FPGA的多路同步实时数据采集系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口等模块的控制;给出了系统硬件原理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述;该多路同步数据采集系统具有实时性强、集成度高、扩展性灵活等特点.     

一种高速冲击测试仪的研制

该文介绍了一种基于FPGA及多片A／D转换器的新式高速冲击测试仪，可实现时间一应力、时间一位移及位移一应力等曲线的记录，在解决冲击断裂性能方面具有较高的应用价值。     

基于FPGA的高速数据采集系统的设计

针对传统数据采集系统采集频率和采集精度低的问题,开发了一种基于FPGA的高速、高精度数据采集系统。从硬件电路和驱动程序这两部分对系统进行了分析和设计,实现了基于FPGA的AD9740、AD9211和cy7c68001驱动时序,给出了基于vhdl的驱动代码和仿真结果。对实际电路经行了仿真、调试,给出了测试结果。试验结果表明,系统可以实现采样率为300MHz,采样精度为10-Bits。     

基于反熔丝FPGA的多路数据采集单元

针对多路高速数据采集单元硬件部分,设计了基于反熔丝FPGA的多路数据采集方案.分析了浪涌电流的危害以及抑制浪涌电流的方法,阐述了反熔丝FPGA的优越特点,并对系统的各组成模块进行了详细的说明.设计采用反熔丝FPGA器件A32100DX作为系统的主控器件,实现了A/D转换、模拟开关选通控制以及数字信号的并串转换等功能.     

基于FPGA的VHDL语言设计优化

通过对FPGA内部结构的介绍,以及对VHDL语言特点的阐述,本文详细分析了作者在编程过程种常见的出现"毛刺"信号电路的两种类型,并且给出了优化的设计方法、程序与仿真波形.     

高速数据采集系统的设计与实现

高速数据采集技术是宽带模拟信号数据采集的关键技术,在现代仪器仪表等领域中得以广泛应用。本文介绍一种２５０ＭＳＰＳ数据采集存储卡及其与计算机接口电路的工作原理、设计原理、设计思想和实现方案。     

高速数据采集卡的设计

介绍一种采样速度可达500Msps的高速数据采集卡硬件设计方案和DMA控制电路。     

基于ARM的数码复印机CCD图像信号的高速采集存储系统设计

数码复印机CCD单元的正确驱动及信号的高速采集存储和处理,是复印机整个复印过程中至关重要的环节。介绍了一种基于ARM和高速A／D的数码复印机CCD单元信号的高速采集存储系统,其中用CPLD来设计CCD的驱动,以ARM为主控制器,完成对CCD单元、高速A／D转换单元、高速存储单元的整体控制,使整个系统能够真正地高速同步工作,完成CCD图像信号的高速采集存储。     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusⅡ软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。     

基于FPGA的多路抢答器设计

介绍了一种以EDA技术作为开发手段的多路抢答系统的设计和实现。本系统基于VHDL语言,采用FPGA作为控制核心,实现了多路抢答的功能,利用Altera公司的开发平台MAX+PLUSⅡ工具完成了编译、仿真,并下载到FLEX10K系列EPF10K10LC84-4器件进行测试。硬件测试表明系统能够正确显示最先抢答的选手号码,能够对答题时间进行100 s的限时报警以及复位重新抢答。     

基于FPGA/CPLD数控系统插补智能芯片设计

基于数控智能芯片的架构和软件硬化的理念,利用FPGA/CPLD设计插补模块既保留了硬件电路运算速度快(纳秒级)、插补思路清晰的优点,又克服了原有数字逻辑插补电路灵活性差的缺点。选用美国Altera公司的CycloneⅡ系列芯片进行下载配置,实现了脉冲增量式插补中的逐点比较法轮廓插补算法,定义出了芯片的输入/输出接口,通过VHDL语言进行编程仿真,获得了输出脉冲波形,完成了直线和圆弧轮廓4个象限的插补功能。     

基于FPGA的数据采集与显示系统的设计

针对电子测量领域数据显示的需要,提出一种基于FPGA的数据采集与VGA波形显示系统的设计方案.用单片StratixⅡ系列FPGA为核心芯片,完成系统数据采集A/D转换控制、双端口RAM存储控制及VGA显示控制3个主要模块.配合片外信号调理电路、模数转换器和数模转换器实现系统数据采集与显示功能.该设计外围电路结构简单,性能稳定可靠,功能易扩展.实验结果表明系统能清晰地显示信号波形.     

基于FPGA的多路模拟数据采集接口设计

介绍一种基于FPGA的多路模拟数据采集接口的设计方案。该方案使用Max1281作为模数转换芯片，在APA150 FPGA中设计和实现了相关的接口控制、配置和数据存储模块；给出了系统设计框图、FPGA开发要点和仿真波形。     

基于FPGA的数字波形发生器

数字波形发生器基于FPGA设计,VHDL编程实现,集成在 1片Xilinx公司的SpartanⅡ系列XC2S10 0PQ2 0 8芯片上。核心技术是直接数字频率合成技术。芯片集成了固定分频器、正弦波合成器、三角波、矩形波与锯齿波发生器,波形选择模块和键盘控制模块,其输出的 8位数据通过D/A转换并经功率放大后即得所需波形。通过改变相位步进调节频率,可从 10Hz～ 30kHz等步进调节,最小步进 10Hz;通过改变D/A电阻网络的基准电压调幅度。系统频率范围宽,频率和幅度精度高     

基于FPGA的FFT处理器的设计与研究

本文提出了一种128点定点复数快速傅立叶变换（FFT）的可编程门阵列（FPGA）实现方案，FPGA采用Altera公司的Stratix系列的EPIS10。该方法采用按频率抽取的Kadix-2算法的7级流水线结构，每级将乘法器的旋转因子输入端固定为常数。采用VHDL语言进行了编程实现，在QuartusⅡ4．1平台下进行了逻辑综合和时序仿真，时序分析结果与Matlab计算结果相比较，验证了程序的正确性。实验表明利用FPGA实现FFT，运算速度快，可以满足高速信号处理的应用场合。     

一种基于FPGA多首乐曲演奏电路系统的分析设计

分析了乐曲演奏设计中音符、频率、节拍与编码的相互关系,并在EDA开发工具QuartusII平台上,采用VHDL语言及原理图的设计方法,实现了基于FPGA片上系统动态显示可选择多首乐曲的乐曲演奏器的设计,使乐曲演奏数字电路的设计得到了更好的优化,提高了设计的灵活性。