IC中的输入输出电路设计

任何一种设计技术、版图结构都需要输入/输出单元.不论是门阵列结构,还是标准单元结构,现代设计理论提倡将IC的内部结构和外部信号接口分开设计,承担输入、输出信号接口的I/O单元就不再仅仅是焊盘,而是具有一定功能的功能块.这些功能块担负着对外的驱动、内外的隔离、输入保护或其它接口功能.本文详细介绍了三种输入/输出电路的性能、原理和结构,并在此基础上提出了进行I/O电路设计的一般准则.     

基于DSP56311的处理控制系统

设计了一种机车自动控制系统中的处理控制单元,它基于DSP+FPGA结构的处理控制系统.采用DSP56311作为系统主要的传输、处理、存储控制器,EP1C12F256(FPGA)作为主要接口处理单元,系统通过FPGA、SAF82525、双口RAM、AD7247和其他接口芯片扩展了丰富的接口,包括2路串行通信口、DPRAM数据接口、4路模拟输出、10路PWM输出、3路定时器输出和40位并行I/O口,实现了与中央控制单元的通信、信号的实时处理和控制信号的输出.     

ispGDX通用数字交叉阵列概述

ispGDX是Lattice半导体有限公司新近推出的数字交叉阵列系列产品,它的出现为电路设计所存在的一系列固有问题提供了空间,提高了PCB的布线资源利用率。它具有高速的系统性能,功耗小,噪声低,功能强劲,能完成诸多数字交换功能,同时结合系统可编程技术,可以达到事半功倍的效果。ispGDX特别适用于多路复用、比特转换、多处理器接口和信号布线等应用。 结构 ispGDX系列的每一个引脚均与一输入/输出单元(I/O Cell)相对应。每个输入/输出单元内含一个四选一的多路选择器(MUX)、一个D触发器(也可旁路掉)、三态     

一种信号处理机的高速I／O接口结构

本文介绍了一种以TMS320C25为核心的信号处理机的高速I/O接口.在数据流图分析的基础上,讨论了高速I/O接口的功能与性能要求,重点分析了I/O接口的硬件结构及其功能的实现原理,该I/O接口可以与PC机配合构成独立的、通用的数据采集处理与分析系统.     

基于PAC的MPS检测单元控制系统设计

利用PAC设计了MPS检测单元控制系统,给出了MPS检测单元控制系统设计方案,分析了检测单元的结构与功能、气动控制回路,给出了检测单元的I/O地址分配表和I/O电气接口图,编写了程序框图及梯形图程序,最后上机调试,验证了基于PAC的MPS检测单元控制系统的设计与实现的可行性。     

基于PAC的MPS供料单元控制系统设计

利用PAC设计了MPS供料单元控制系统,给出了MPS供料单元控制系统设计方案,分析了供料单元的结构与功能、气动控制回路,给出了供料单元的I/O地址分配表和I/O电气接口图,编写了程序框图及梯形图程序,最后上机调试,验证了基于PAC的MPS供料单元控制系统的设计与实现的可行性。     

Optix设备维护的几点体会

一、重视SDH基本原理、基础知识　　“高楼大厦平地起”,不学好SDH原理,谈维护好设备是句空话。在SDH原理中,STM-N信号的帧结构、基本复用映射结,SDH监控层层细化的RSOH、MSOH、HP-POH、LP-POH各字节的功能,指针工作的机理等,都应熟记于心。并熟悉SDH设备各种逻辑功能块的功能,网络拓扑结构、网络保护机理及时钟工作方式等。在Optix设备中,我们要掌握五大信号流。一是业务信号流。有三大功能模块:SDH接口与交叉单元间信号流处理功能块、交叉单元信号流处理功能块和PDH接口与交叉单元间信号流处理功能块。业务主信道由…     

位片设计—控制器和运算器(续三)

四、改进计算机控制单元(CCU) 在一个微计算机系统中,需要将其主机或中央单元(微处理器和/或控制单元)与一个或多个外围设备进行接口,这些外设诸如像传感器、显示器、控制板、键盘或外存贮器等。设计接口电路的主要目的是使接口电路的工作对该系统(信息输入输出)吞吐率或性能的影响最少。与外设的任何连系将被看作为输入/输出处理,或称I/O。尽     

I/O扩展电路GM8166在嵌入式锅炉系统中的应用

介绍了I/O扩展电路GM8166的功能和特点,结合该器件在嵌入式锅炉系统中的应用,侧重说明它通过串行输入并行输出、并行输入串行输出两种转换模式来完成锅炉32路数字输入和32路数字输出控制的I/O口扩展.     

可编程并行I/O接口芯片8255A

<正> 一个微型计算机系统的构成必须包括接口电路,因为CPU要通过接口电路与外围设备如键盘、打印机、显示器等相连接。并行输入/输出(I/O)接口是计算机与外部交换信息的主要通道,也是进行系统扩展所必需的。并行输入/输出接口的最基本的特点是在多根数据线上以字节(字)为单位与I/O设备或被控对象传送信息。打印机接口,A/D、D/A转换接口,控设备接口等都是并行I/O接口。与此对应的有串行接口,它一根线上以数据位为单位与I/O设备或通信设备传送信,CRT、调制解调器接口等属于串行I/O接口。因此,并行口的“并行”含义不是指接口与系统总线一侧的并行数据线,而是指接口与I/O设备或被控对象一侧的并行数据线。并行口适应用于近距离传送的场合。由于各种I/O设备和被控对象多是与并行数据线相接的,因此用并行口来组成应用系统很方便。     

一种基于HDTV信源集成解码芯片的RTOS的设计与实现

随着系统集成芯片（SOC）设计复杂度和上市时间等要求的提高，实时操作系统已成为SOC设计中的重要组成部分。HDTV信源集成解码芯片中的实时操作系统负责对进出芯片的数据进行管理，芯片上实现多个实时任务的同步和调度。本文介绍一个以较小内核实现的多任务实时操作系统Iota，它将总线的调度部分的转移到硬件实现，并针对解码芯片设计并实现了多任务混合调度算法。为提高系统的健壮性，Iota还具有一个简单的存储保护策略。     

高速64点FFT芯片设计技术

针对高速64点FFT(快速傅里叶变换)处理芯片的实现,分析了FFT运算原理,并根据FFT算法原理介绍了改进的FFT运算流图。介绍了FFT处理器系统的各模块的功能划分,并根据FFT处理器结构及其特殊寻址方式,采用Verilog HDL对处理器系统的控制器、双数据缓存、地址生成器、蝶形运算单元以及I/O控制等模块进行了RTL(寄存器传输级)设计,并在ModelSim中对各模块以及整个系统进行功能仿真和验证,给出了部分关键模块的仿真波形图。设计中,注重从硬件实现以及电路的可综合性等角度进行RTL电路设计,以确保得到与期望性能相符的硬件电路。     

显示测试系统数字I/O口控制的设计与实现

对彩色CRT显示器屏上光点特性的观测和分析可用于电子枪和偏转单元的设计改进。在完成此功能的显示测试系统中,可采用串口通信的方式实现个人计算机对数字I／O口的控制。本文探讨了应用VC 6．0中提供的MSComm控件编制串口通信程序,采用RS-232实现PC向下传输数据的具体方法,并简单介绍了采用AT89C51单片机实现对数字I／O口的控制方式。     

基于WDM的I/O端口访问设计及实现

32位操作系统的保护机制限制了用户态应用程序对端口的直接访问。文章讨论了I/O管理器的结构、内核态设备驱动程序模型及实现原理。在屏蔽位矩阵IOPM硬件保护技术的基础上，重点分析了基于WDM驱动程序对I/O端口的访问方法，并给出了程序实例。实际应用表明，此方法具有较强的I/O端口管理能力。     

ESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology

This paper presents a new electrostatic discharge (ESD) protection design for input/output (I/O) cells with embedded silicon-controlled rectifier (SCR) structure as power-rail ESD clamp device in a 130-nm CMOS process. Two new embedded SCR structures without latchup danger are proposed to be placed between the input (or output) pMOS and nMOS devices of the I/O cells. Furthermore, the turn-on efficiency of embedded SCR can be significantly increased by substrate-triggered technique. Experimental results have verified that the human-body-model (HBM) ESD level of this new proposed I/O cells can be greater than 5 kV in a 130-nm fully salicided CMOS process. By including the efficient power-rail ESD clamp device into each I/O cell, whole-chip ESD protection scheme can be successfully achieved within a small silicon area of the I/O cell.     

半导体晶圆ENIG/ENEPIG产品设计考量

通过化学自催化反应在半导体晶圆I/O铝或铜金属垫上沉积具有可焊接性的镍金/镍钯金层,此工艺已在MOSFET、IGBT、RFID、SAW Filter等产品上得到广泛应用。着重阐述了在新产品设计和工程评估阶段,对于晶圆产品本身应予以考量的因素,如钝化层种类及厚度,I/O金属垫的成分及结构,切割轨道上金属图形的大小及钝化层的覆盖,不同I/O pad的电势等。其中一些因素导致的问题会直接影响化学镍金/镍钯金后产品的性能应用。在化镀工艺过程中,要充分了解产品本身结构以及可能造成的相应缺陷及问题,并且应综合考虑这些因素的影响。     

以太网控制器虚拟化模块结构设计

针对虚拟机监视器采用软件模拟来实现I/O虚拟化所造成CPU负担重和网络I/O效率低的问题,文中基于硬件辅助I/O虚拟化的思想,提出了一种以太网控制器虚拟化模块结构设计方案.设计方案中的虚拟信息处理模块根据解析数据帧得到的信息,完成数据帧的虚拟机队列决策;分页式内存管理单元则实现数据帧内存动态管理和创建描述符队列.二者联...     

A 300-MPOS video signal processor with a parallel architecture

A 300-MOPS image digital signal processor (IDSP) including four pipelined date processing units and three parallel input-output (I/O) ports has been developed using a 0.8-μm BiCMOS technology. The IDSP integrates 910000 transistors in a 15.2-mm×15.2-mm area using a macrocell-oriented building-block design environment. The power dissipation was reduced to 1.0 W per 25-MHz instruction cycle, and a TTL-compatible I/O interface was retained by implementing two power supplies-one providing 3 V and the other 5 V. With this performance, a single-board 64/128-kb/s video codec was implemented with four IDSPs     

PC总线同MCS-51单片机的双向并行接口

本文介绍了一种PC总线同MCS-51单片机之间的双向接口,对其工作原理及电路实现进行了讨论。该接口可用于PC总线工控机智能I/O模板的设计,具有编程简单,效率较高的优点。     

基于4位嵌入式MCU的计算器电路综述

对基于 4位嵌入式微控制器的计算器电路进行了综述 ,包括功能框图与工作原理、指令系统、内核硬件结构以及系统与外界接口等。