电力系统暂态电压波形压缩记录技术

提出一种电压波形压缩记录技术。该技术基于“点相似”的数据处理方法,实时处理高速采样所得数据,对点相似的数据进行压缩,波形片段的等值频率越低,数据压缩效果越好。文章通过实测数据说明了压缩效果和波形复现效果,证明在应用该压缩存储技术后,记录设备存储容量的利用率提高了上千倍,这使得记录持续时间长并带有很高频率分量的暂态电压波形成为可能。该技术特别适用于波形等值频率随时间变化较大的情况,压缩存储技术也大幅度减轻了后期数据的处理量,并明显改善了测量仪器的显示效果。     

基于单片机的可程控高精度信号源设计

有针对性地提出了一种可程控高精度信号源实现方法,该方法以16位高精度D/A为核心构建波形重构电路,以单片机和FPGA的组合实现总体控制.利用单片机集成的16位高精度A/D构建了反馈校正模块,通过该模块建立了一个闭环控制系统,有效改善了系统的整体精度.该方法将单片机技术、FPGA技术进行有机的结合,充分发挥了各自的优点.此外,应用USB总线技术和高速异步串行总线技术可完成波形数据的实时下载.即实现了信号源的实时可编程.测试结果表明,该信号源精度达到0.01%,满足设计要求.性能稳定可靠.     

一种新的基于FPGA的多路SPWM波形发生器

多电平技术的发展,要求高性能的多路SPWM控制器.有学者提出用DSP和FPGA联合产生多路SPWM的方法,但其过分地依赖DSP,并且整个系统复杂,工作效率低.针对这一情况,提出一种完全由FPGA产生多路SPWM波形的方法,并在Altera的FPGA中得以实现.通过对存储在FPGA中的正弦波数据和三角波数据的比较,产生24路SPWM波形,通过改变时钟频率,来实时调节SPWM波形的输出频率,利用内部分频器,方便调节死区时间和载波频率.该发生器可独立工作,也可和DSP等上位机协同工作,还可作为IP核嵌入到其他系统中.设计中采用优化的思想,既节省了芯片的资源,又提高了芯片的效率.实验与仿真证明,该控制器简单、高效,易于实现,方便产生任意个数的SPWM波形.     

一种基于ADV212图像压缩的方法

高效的硬件图像压缩系统可以有效的减少图像数据的冗余度,在分析专用编解码芯片ADV212的基础上,设计了一种现场可编程门阵列(FPGA)组合ADV212的图像压缩系统,实现对720×288的静态图像进行JPEG2000压缩.FPGA用来实现时序控制和数据转换,ADV212则进行图像的压缩.本次实验主要是改变图像压缩倍数及小波变换级数,并采用峰值信噪比(peak signal to noise ratio,PSNR)和均方误差(mean squared error,MSE)两个参数来衡量压缩图像的质量.实验结果表明,该系统可实现图像的有效压缩,并且压缩倍数越大图像失真越严重,小波变换级数在3级以上时图像质量较好.     

基于DDS技术的波形发生器ROM压缩优化算法

针对DDS芯片因存储空间开销大导致功耗增加,可靠性降低的问题,设计了一种对直接数字频率合成（DDS）波形发生器在现场可编程门阵列（FPGA）上的ROM存储空间压缩优化算法。在不改变波形精度的前提下,通过存储幅度序列的相对增量来减少波形数据位宽的方式对ROM进行压缩,再利用幅度累加器就可以还原出真实的幅度序列。在Quartus II 13.0开发环境下搭建工程,并在FPGA开发板上测试通过。经过测试,该DDS信号发生器可产生五种不同的波形,共占据存储空间9240bit。结果表明,这种DDS优化算法比传统DDS波形发生器节省资源96%以上,能够减少系统功耗,提高系统运行速度。     

基于DDS的雷达任意波形信号源的研究

现代雷达信号波形产生主要采取直接数字频率合成技术(DDS),运用直接数字频率合成产生任意复杂波形的技术日益受到重视.本文介绍了DDS的关键技术,DDS芯片的使用和运用FPGA产生复杂波形的原理.设计并实现了一种由AD公司生产的直接数字频率合成芯片和FPGA共同实现的双DDS任意波形信号源系统.该系统具有频率分辨率高、频率切换速度快、可输出多种复杂波形、可视化界面、波形可编程等特点.     

基于FPGA的脉冲压缩处理器设计与实现

在合成孔径雷达系统中,高速及高精度脉冲压缩是一项关键技术。采用FPGA技术实现脉冲压缩,克服了DSP芯片处理速度有限,成本高的问题。该文设计了一种基于IEEE浮点表示格式的改进的并行FFT算法结构,并利用该FFT处理模块实现线性调频信号频域脉冲压缩处理器的设计。利用Xilinx ISE 13.1软件完成脉冲压缩处理模块设计以及波形仿真。仿真结果表明,利用该FFT运算结构实现的基于FPGA的脉冲压缩处理器可以在合理利用硬件资源的同时提高运算速度及运算精度。     

Design and realization of hardware-point-extraction in high-speed parallel data acquisition system

对高速数据流进行实时均匀抽点是高速并行采集系统重要研究内容之一.传统的对串行采样数据流,通过对时钟进行分频的抽点方式在现代并行采集系统中会导致错点或非均匀等一系列错误.分析了具体抽点需求,建立了1个高速数据流抽取矩阵模型,包括高速数据流矩阵、通道选择拼合矩阵、筛选循环单元矩阵,基于该矩阵模型,讨论了在FPGA中相应的并行高速数据实时抽取模块的实现方案,在Vertex-5 FPGA平台中实现了对四路并行数据中进行1-2-5步进的整数倍抽点.实验证明该方法可以广泛运用于其他高速采集系统中.     

基于DSP和FPGA实现的逆变电源重复学习控制

研究逆变电源系统的控制方法,就是要保证逆变电源系统在任何负载下,都能输出稳定、畸变小的电压波形,尤其是在带非线性负载环境中.针对逆变电源系统,采用重复学习控制方法,并在一台DSP FPGA实现的逆变电源装置上进行实验论证.该控制方法通过跟踪误差来进行学习控制,可以有效改善逆变电源在任何负载下的输出波形.实验表明该方法具有高稳定性,快速跟踪和稳态误差小等特点.     

基于PCI总线的雷达信号采集分析系统设计

为满足雷达试验要求，设计了一个雷达信号高速大容量数据采集分析系统，该系统最高采样速率为200MSPS、存储容量为4000GB，并具有强大的触发功能。在硬件方面，设计了高速数据采集卡和硬盘阵列控制组合，实现了数据的高速采集和高速大容量存储；在软件方面，提供了采集数据的波形显示及时／频域分析测量等功能，并根据雷达信号的特点提出了波门压缩和幅度压缩方法对数据进行压缩。目前该系统已交付某雷达试验靶场使用。     

基于FPGA的多通道行波高速采集录波系统设计

设计了一种基于FPGA的多通道行波高速采集及录波系统,利用FPGA片内双端口RAM及片外大容量DDR构成分布式两级录波缓存,搭配DSP嵌入式处理器,可实现集中式行波测距装置多通道行波信号的高速采集、连续暂态录波、长过程录波功能。该系统所采用的分级缓存机制,解耦了信号采集的"高速率"与数据缓存的"大容量"应用需求,既实现多路行波数据的实时高速采集、连续暂态录波所需的高数据吞吐率,又具备大容量缓存空间用于故障测距算法离线分析与录波数据转储,很好地满足了电力行业输电线路行波测距相关的技术规范要求。     

一种基于PCI总线的暂态电量采集系统的研制

在电力系统故障中,对故障信号进行快速采集是进行判断和操要求能对信号进行高速的数据采集,且对采集来的数据进行实时处理.目前一般国内相关产品的采样率＜30 MHz,且大多数还不能对数据进行实时处理.设计了一种高速暂态电量采集系统,利用闪烁AD进行模数转换,高速大容量SDRAM缓存数据,FPGA实时控制和处理,PCI总线实现嵌入式系统与工控机的高速数据传输的高速数据采集系统.实验表明,PCI的实时高速采集系统可以实现高达100 MHz的采样速度,既可广泛应用于微机保护,故障定位等电力系统监测与控制的场合,也可用于雷达定位、航空航天等场合.     

基于LVDS技术的高速数字图像传输系统

在数字图像传输系统及其他相关应用领域,数据处理后都有着巨大的数据量,如何实现实时传输成为瓶颈问题,而LVDS在高速数据传输中具有巨大优势,基于此,提出了基于LVDS技术的数字图像传输系统,并给出了LVDS与FPGA的接口电路设计方法。该数字图像传输系统采用FPGA实现并行数据到串行数据的转换,并对得到的串行数据进行实时压缩后,通过USB2.0实现与上位机的通讯。其超高速和低功耗的优点,解决了传统数据传输的瓶颈问题,可用于多路并行输出的高速数字图像传输系统,每路的像素率可达40Mpixels/s。     

行波故障测距系统中高速数据采集卡的开发与应用

在行波故障测距中,传统的数据采集系统无法适应采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。介绍了一种基于PCI总线的高速数据采集卡的软硬件。硬件以现场可编程门阵列FPGA(FieldProgrammableGateArray)为核心,由高速A/D转换、高速SDRAM缓存、PCI接口等一系列外围电路组成,采用Pass-Thru工作方式实现PCI总线接口和用户外部互联设备或存储设备间高性能突发式数据传输。软件分为数据采集、启动、选相定位、远程通信等几部分。该系统采样率达60MHz,能够很好地进行输电线路暂态行波的采集,在故障定位及微机保护中都可广泛应用。     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

基于FPGA的高精度多通道采集存储系统研究

提出基于SD 2.0协议的SDHC存储器的多通道高速数据采集存储系统。主控芯片采用CycloneIV FPGA;A/D转换芯片采用了16bit AD7656。整个系统采用2片AD7656芯片进行数据采集,使得整个系统的数据采集能力达到了12个通道,每个通道的最高采样率达到250Kp/s,实现了高速多通道大数据量的数据采集存储,最大采样机存储数据量达到了48Mbit/s,是目前同类产品的4~8倍存储量。同时在FPGA内部还对采集的数据进行滤波、FFT等信号处理算法,使得数据可以得到初步计算分析。由于采用了低功耗设计,且采集存储系统体积较小,整个系统可以在野外环境中进行数据采集,有较好的应用前景。     

基于DSP的高速数据采集处理系统的研究

介绍了一种基于DSP的高速数据采集处理系统的设计及其关键技术。系统使用高速A/D和CPLD实现了采样率为40 Msps的高速数据采集,然后将采集到的数据送到DSP进行处理,实现了去直流处理、参数测量、数字滤波、信号抽取和插值、频谱分析等功能。通过按键操作,将处理后的波形图和参数用液晶屏显示,可以实现数据采集波形、相位谱、功率谱等显示。系统的测试结果表明:系统实现了研究的预期目标,可进一步开发为高速的多功能虚拟仪器,对后续的研究工作有一定的借鉴意义。系统人机界面友好,操作简便。     

一种时间交织高速数据采集系统的设计和实现

随着现代雷达通信技术的发展,对数据采集系统的速度和精度提出了更高的要求,但是发达国家限制高性能AD的出口,这无疑制约了我国军事、民用通信的发展,研究高速AD的设计,势必对打破西方对我国的技术封锁产生深远的影响。本文设计了采用2路MAXIM公司的MAX104时间交织成的采样速率为2GHz的高速数据采集系统,后端采用XILINX的FPGA芯片利用通道适配误差校正算法完成数据校正工作,通过对时间误差、增益误差、偏置误差的测量和校正,实现了高速率的采样,信噪比和有效位数得到显著提高。