首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到15条相似文献,搜索用时 870 毫秒
1.
介绍了一种适用于Viterbi解码器的异步ACS(加法器-比较器-选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4-bit ACS,并通过0.6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75.5mW.由于采用异步控制,芯片在"睡眠"状态待机时不消耗动态功耗.芯片的平均响应时间为19.18ns,仅为最差响应时间23.37ns的82%.通过与相同工艺下的同步4-bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.  相似文献   

2.
介绍了一种适用于Viterbi解码器的异步ACS(加法器比较器选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4 -bit ACS,并通过0 .6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75. 5mW.由于采用异步控制,芯片在“睡眠”状态待机时不消耗动态功耗.芯片的平均响应时间为19 .18ns,仅为最差响应时间23 .37ns的82%.通过与相同工艺下的同步4 -bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.  相似文献   

3.
异步集成电路标准单元的设计与实现   总被引:1,自引:1,他引:0  
赵冰  仇玉林  黑勇   《电子器件》2005,28(2):346-348,351
设计异步集成电路时,常用的异步标准单元的分类、电路设计方法和电路结构.详细介绍了C单元和异步数据通路的设计与实现,提出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.利用设计的异步标准单元构成了一个适用于Viterbi解码器的异步ACS(加法器一比较器一选择器),并通过0.6μmCMOS工艺进行投片验证.当芯片工作电压为5V,工作频率为20MHz时的功耗为75.5mW.芯片的平均响应时问为19.18DS,仅为最差响应时间23.37ns的82%.从而验证了异步标准单元的正确性和异步电路在性能方面较同步电路存在的优势.  相似文献   

4.
赵冰  仇玉林  吕铁良  黑勇   《电子器件》2006,29(3):613-616
针对一种异步实现结构的异步快速傅立叶变换处理器,给出了处理器中异步加法器的电路和异步乘法器的结构.该异步快速傅立叶变换处理器采用本地的握手信号代替了传统的整体时钟.通过对一个8点的异步快速傅立叶变换处理器电路仿真,得到该处理器的平均响应时间为31.15ns,仅为最差响应时间42.85ns的72.7%.由此可见,异步快速傅立叶变换处理器在性能方面较同步处理器存在优势。  相似文献   

5.
赵冰  仇玉林  吕铁良  黑勇 《微电子学》2006,36(4):396-399
介绍一种采用异步实现结构的快速傅里叶变换处理器,该处理器的控制采用本地握手信号取代传统的系统时钟。给出了处理器中异步加法器的电路结构,设计了一个采用Booth译码Wallace tree结构的异步乘法器。通过对一个8点的异步快速傅里叶变换处理器进行电路仿真,得到该处理器完成一次变换的平均响应时间为31.15 ns,仅为最差响应时间42.85 ns的72.7%。可见,采用异步方式的快速傅里叶变换处理器在性能方面较同步处理器存在优势。  相似文献   

6.
一种新型异步数据通路性能分析方法   总被引:1,自引:0,他引:1  
介绍了一种新型的异步数据通路性能分析方法。这种方法在进行性能分析时基于多延迟模型、SPICE和逻辑仿真 ,可以作为异步数据通路设计和分析的一种有效工具。为了进一步的阐述和验证这种分析方法 ,文中举例分析了 4比特和 8比特异步比较器。  相似文献   

7.
《今日电子》2011,(1):65-65
LTC5564在600MHZ--15GHz的频率范围内工作,对脉冲RF信号具有出色的7ns快速响应时间。此外,该器件还具有一个传播延迟为9ns的内置快速比较器。该比较器的门限电压可由用户设定,因而提供了一个灵活的跳变点。LTC5564能够测量-24~+16dBm的RF输入信号。  相似文献   

8.
凌力尔特公司推出一款精准RF功率检波器LTC5564,该器件在600 MHz~15 GHz的频率范围内工作,对脉冲RF信号具有出色的7 ns快速响应时间。此外,该器件还具有一个传播延迟为9 ns的内置快速比较器。该比较器的门限电压可由用户设  相似文献   

9.
提出了一种基于常用三模基{2n+1,2n-1,22n+1}改进的奇偶检测算法,此方法仅使用一个n位的模加器,一个n+1位的进位选择加法器(CSA),一个2n位的比较器及一些简单的组合单元即可实现,有效节省了资源,并简化了设计的复杂度.当n=30时,面积仅为6 130.958μm2,延迟仅为0.67ns.  相似文献   

10.
提出了一种应用于最小能量追踪系统的改进型高速低功耗动态比较器。通过在锁存比较器中引入额外的正反馈,使得动态比较器具有响应速度更快、功耗更小的优点,同时电路规模与版图面积基本保持不变。基于65 nm CMOS工艺的HSPICE仿真显示,所提出的动态比较器在输入电压差为1 mV时,传输延迟仅为1.82 ns,较未改进之前的3.57 ns,传输延迟大幅度减小。  相似文献   

11.
提出了一种利用异步 FIFO ( First In First Out)连接异步逻辑电路与同步逻辑电路的方法 ,并设计实现了相应的异步 FIFO电路 ,作为连接异步 viterbi解码器和其他同步逻辑电路的同步接口。对异步 FIFO的级数与异步 viterbi解码器内部的时序关系进行了分析。用逻辑仿真的动态时序分析表明 ,当同步电路时钟的周期大于 130 ns时 ,具有同步接口的异步 viterbi解码器可以与同步电路正常协同工作。具有简单接口电路的异步解码器 ,既能发挥异步电路功率效率高的优点 ,而且能嵌入同步电路系统  相似文献   

12.
本文设计了异步LDPC解码器运算通路,利用异步电路减少信号到达时间不一致引起的毛刺和时钟引起的功耗.利用输入数据的统计特性设计了运算通路中的主要运算单元,减少了冗余运算.本文还实现了同步运算通路和基于门控时钟的运算通路作为比较.三种设计采用相近的架构,在0.18μm CMOS工艺下实现相同的功能.仿真结果表明,提出的异步设计功耗最小,相比于同步设计和基于门控时钟设计,分别节省了42.0%和32.6%的功耗.虽然性能稍逊于同步设计,但优于门控时钟设计.其中,同步设计的延时是1.09ns,基于门控时钟的设计延时是1.61ns,而异步设计则是1.20ns.  相似文献   

13.
异步电机矢量控制系统模糊PI控制器设计   总被引:1,自引:0,他引:1  
采用传统PI控制器的异步电机矢量控制系统响应有延迟,调整过程中有超调。为改善异步电机矢量控制系统的动态性能,文中采用模糊矢量控制策略对三相异步电机进行控制,能够获得较好的动稳态性能。在Matlab/Simulink环境下,对模糊矢量控制策略进行了仿真研究,仿真实验结果表明,该控制策略能够获得快速的动态响应、转速无超调、系统鲁棒性更强的效果。  相似文献   

14.
介绍一种异步可重构结构,研究了异步可重构单元的设计。通过提前产生求值完成信号,使用DSDCVS逻辑实现可重构单元的运算电路,改进了异步可重构单元的控制电路。用三输入的C元件实现异步可重构单元的控制电路。仿真结果表明,异步可重构结构具有低功耗、高性能的优点,适合作为IP集成到系统芯片上,组成低功耗、高性能的可重构计算平台。  相似文献   

15.
李琳  雷蓓 《电子测试》2012,(4):61-65
由于异步电机是高阶、非线性、强耦合的多变量系统,难以实现高性能的调速,为此本文在矢量控制基础上,建立了滑模矢量控制异步电机调速系统。首先对系统进行矢量变换,构建电流滞环跟踪PWM矢量变频调速系统,使系统的响应速度增快;其次加入滑模控制,增加系统的鲁棒性和抗干扰能力。最后对异步电机调速系统的模型进行仿真实验,结果表明,增强了滑模矢量控制调速系统负载的抗干扰性,减少了超调量,提高了系统的响应速度。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号