高速双极型1K位随机存储器(RAM)

要提高数据处理机的处理能力,就要提高所用元件的性能。在最新的计算机中,中央处理器(CPU)中已使用亚毫微秒逻辑元件。但是为直接对应于从这样高速的CPU 中取数,不能说缓冲存储器原来的几十毫微秒的速度就够了。作者从上述背景提出研制取数时间小于10ns、每芯片1K 位的超高速大容量缓冲存储器用的器件。这次,完成了电路设计,试制了存储器。本文扼要地介绍了试制存储器的设计和特性1 研制的目标和存储器的组成图1为公开发表的,并具有代表性的MOS和双极半导体存储器的取数时间与功耗的关系。同时,也给出了要试制存储器的性能的目     

最高性能1.3GFLOPS(13亿),机器周期为6ns的超级计算机SX系统(上)

日本电气预定85年初出售最高性能为1.3GFLOPS 的超级计算机SX 系统。该系统在逻辑电路中采用了门延迟时间为250PS 的1000门CMILSI;在向量寄存器和高速缓存中应用访问时间为3.5ns 的1K 位双极型RAM。采用直接液体冷却和高速器件的高密度组装,从而实现机器周期6ns。以6ns 运行的流水线运算器有16个,可并行工作,最高性能达到1.3GFLOPS。为提高系统总的性能,采用功能分散式结构。     

日立电子计算机HITAC M-280H系统概述(一)

<正> 前言 HITAC M-280H系统,是以最新研制的M-280H处理机为中心,并吸收其它系列的产品(处设/终端、软件)而构成的。本系统概述将对M-280H系统所提供的独特功能,以及支持这些功能的硬件、软件设备和支持功能作些介绍。     

双极型高速存贮器系统的应用

前言 对计算机系统高速化的要求越来越高,最近研制的超大型计算机,速度方面正在越过毫微秒级界限,向微微秒级进展。 FACOM M-200计算机是世界上实际使用的水平最高的超大型通用计算机。这台计算机全面采用高速LSI以及各种先进的控制,是为追求高性能而研制的机器。 可达到高性能的技术之一是采用高速缓冲     

高速微孔铁氧体磁心存储器

一九六二年年底美国无线电公司计算机实验室利用一种新的方法研制成新型高速微孔铁氧体磁心。研究结果表明,采用这种新技术研制存取周期为100毫微秒的随机选取的中等容量的存储器是有可能的。这种新技术主要是采用了电子束钻孔法和使磁心板印制电路化。根据4×8磁心板的实验数据来看,认为获得存取周期为150毫微秒、容量为1000字、字长为40位的     

动态MOS随机存贮器刷新地址的检错和纠错

一、刷新地址的检错和纠错的提出我所研制的S—7计算机是一个要求高可靠,(?)计算机。为了提高机器的运算速度和接口的能力,在该机的外围机中采用了动态MOS随机存贮器,其容量为8K×18,取数时间为200ns,存取周期为400ns,组装用的片子是从日本三菱电机公司进口的。型号是:M5L2107BS,集成度为4096×1。     

4096个数的铁氧体磁心存储器

本文所述的磁心存储器是矩阵式的操作存储器,在 M-2计算机中用它来代替示波管操作存储器和磁鼓辅助存储器。磁心存储器的容量为4096个数,每个数有36位二进位,而其中有两位在 M-2计算机中作为备用。(示波管存储器和磁鼓存储器的容量都是512个数,每个数有34位二进位数。)存储器的,访问周期约为30微秒;其中一部份是与机器其他一些操作的时间相重合的。(示波管存储数的访问周期为37.5～50微秒,磁鼓的工作更慢。)磁心存储器用了526个电子管,此外,电源用了108个电子管。此数还没有包括存储器不用主机而单独进行检查的设备所用的电子管数;示波管存储器和磁鼓存储器需用644个电子管,此外,电源需用约150个电子管。     

存储体周期时间分析

在大容量高速并行交叉存取主存系统中,存储体的设计是十分重要的。尽可能地减小存储体周期时间,大大有利于降低系统的设计复杂性和系统成本。本文在介绍一般并行存储体结构和设计要求的基础上,着重对影响存储体周期时间诸因素进行了分析,并具体介绍了一些减少存储体周期时间的措施。     

STD BUS12位16路高速A/D板实用软件编程方法研究

在工业实时控制中,提高采样速度对整个控制系统的性能的改善有着重要意义。作者在研制谐波分析仪的过程中,通过合理编程,使采样频率得以提高,从而改善了仪器的动态性能。谐波分析仪的研制方案选用了 STD 总线结构,该系统的数据采集部分采用12位16路高速 A/D 板,其中 A/D 转换器采用芯片 AD574,板的原理结构框图如图(1)。其中(07H)为通道控制字输入口,由(06H)口读出 A/D 转换结果低8位,由(07H)口     

存取周期为2.18徽秒的兆位磁心存貯器

美国国际商业机器公司在59年底制成了一个新的高速磁心存贮器(IBM7302型)。现已用于STRETCH、IBM7080、IBM7090等计算机上。存贮器全部采用固体元件,其存取周期为2.18微秒。取数时间为1微秒,存贮容量16,384字,字长72位,共用磁心1,179,648个。     

用于高性能存储系统的快速双极1024位随机存储器(RAM)

现代的数据处理系统的结构和性能受到组装密度和它的存储器的速度的极大影响,目前能做到的速度最快的存储器是采用集成双极工艺的半导体器件来实现的。双极随机存储器(RAM)除了它在快速主存方面的常规运用之外,还在超高速缓冲存储器和可写控制存储器方面得到了重要的新应用。高速的双极超高速缓冲存储器的存在已经使得建立存储器体系成为可能,在这个存储器体系内的大部份存储器是由速度比较慢的低成本存储器件来制成的。在控制存储器中采用高速大容量读/写存储器则大大扩展了它的存储容量,因而也具有有效价格的竞争能力。另外在将高速存储器与微处理机连用或用作联想存储器解决特殊用途方面,高速双极存储器也对计算机结构起到了促进作用。本文所述的1024位的ECL RAM 是作为西门子(Siemens)7·760计算机的超高速缓存和可写控制存储器用的。它是为西门子7·740,7·750和7·755计算机设计的GXB 10147型西门子128位ECL RAM 的继续。新的工艺和电路设计思想为典型的地址取数时间在15ns,功耗只有400 mW 的1024位RAM 研制铺平了道路。     

试论IBM3081的内部结构

该文以IBM公司370系列、303X系列机的高档机器及日本M-382、M-280H、S-1000机为例,用比较、分析的方法,介绍了IBM 3081处理机的内部结构及其特点。作者认为,3081处理机的内部结构设计是有创新的,其最显著的特点:1)采用了TCM微组装技术(一块TCM(热导膜块)可装入45,000门电路)。并以此为基础,实现了紧密连紧处理机的技术(双元处理机),一台处理机由上述8只TCM构成,其周期为26毫微秒。2)为提高主存的供数速度,高速缓存     

XT／AT系统中8088／286／386微处理器指令预取失效的分析

Intel8088/286/386微处理器通过指令预取和流水线操作来提高总线的利用率和系统的流通量。但是在很多情况下,这种做法失效。本文将讨论在PC/XT和AT系统中,8088/286/386指令预取和流水线操作的失效。主要从三个方面:(1)存储器刷新,(2)总线繁重使用,(3)存储器存取等待状态,来测试,分析其对8088/286/386指令预取性能的影响。     

一种改进的流水线ADC开关电容电路

为降低流水线模数转换器(ADC)中跨导运算放大器(OTA)设计要求,在分析已有开关电容电路(SC)误差消除技术和流水线ADC误差源的基础上,提出一种改进的流水线ADC开关电容电路及与其匹配的OTA设计方案.采用交又差分结构,对虚地电容进行了修正,并将电容失配参数在系统传输函数中消去,使开关电容电路对OTA的增益误差要求降低,并使其瞬态功耗下降.采用CMOS 0.18üm工艺设计了一个分辨率为8位、取样速率200 MHz的ADC作为验证原型,仿真结果表明,该优化结构符合ADC电路高速低功耗要求,可作为信号前端处理模块应用到模数转换电路中.     

NEC公司的超级计算机SX系统

SX 系统是一种高速、大型的超级计算机,用于科学和工程计算。它具有1.3 Gflops 的向量性能;6ns 的机器周期;16条向量运算流水线:一个控制处理机和一个运算处理机的分布式功能结构;256兆字节的主存;和8千兆字节的半导体扩充存储器。有了这些特点,SX 系统能够支持特大型的科学应用。本文概述了SX 系统的大规模集成电路和封装、向量和标量体系结构及软件。     

尤尼瓦克-拉克(Univac-LARC)系统的设计(Ⅰ)

三年前当这部机器处于设计阶段时,作者曾作了一个报告,而现在这篇报告是叙述自此以后机器研制的进展。三年前所确定的拉克计算机系统的各项指标都已达到。原定的拉克的各项操作速度都保持不变:基本的十进校验加法时间,如同三年前所说的那样,仍是1微秒;存取遇期仍分别是1微秒和4微秒。采用保守的设计方法和现有的元件,拉克原来预期在1958年制成。虽然现在仍然采用现有的元件,但对某些元件可靠性的要求提高了,随之系统在逻辑上复杂性也增加     

超快速数码缓冲存贮器自动调度方案

<正> 一、概述在大型计算机上,由于中央处理机实现了电路集成化,中央周期可达200毫微秒。相比之下,它的容量为26万的磁心存贮器的存取周期与中央周期相差近乎一个数量级。这就提出一个问题,如果仍按一级存贮的思想设计整机,那么影响机器提高速度的主要     

360系统85型的微诊断

360系统85型是一台大型中央处理机(CPU),它具有80ns的机器周期和1.2μs的主存贮器存取周期。每秒能够执行12,500,000条寄存器到寄存器型的加法指令。它的主要部分是指令准备部件(Ⅰ部件),指令执行部件(E部件)和存贮控制部件(SCU)。除这三个主要部分之外,还有另外一部分维护控制用的硬件。     

一台可靠性较高的MOS存储器模块及其检测系统

一、概述本文介绍一台可靠性较高,速度较快,外围控制电路简单的动态MOS存储器模块及其检测系统。为了提高机器效率,主机采用两条流水线并行读写,每条流水线存储容量为24k字30位,(其中6位为海明校验位),分为三     

基于排队网络的异步非线性流水线性能分析

异步电路设计方法是现在集成电路研究的热点,得到越来越多的研究人员的关注。在异步电路设计过程中对异步流水线进行性能分析对异步电路的设计过程有着重要的指导意义,但现阶段缺乏有效的方法对异步流水线(尤其是复杂的非线性流水线)进行性能分析。而排队网络是一种能直观地对异步流水线进行建模的数学工具,但排队网络(尤其是复杂的非线性排队网络)的分析求解十分困难。本文提出了一种采用带Fork和Join的阻塞排队网络对异步流水线进行建模,采用其排队网络模型的平均周期作为异步电路的性能评价指标,并通过将其转化为等价的随机标记图对其平均周期进行分析,并给出了其平均周期的上限和下限。