支持动态可重构的软/硬件统一多线程编程模型

针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的结果表明,统一线程抽象带来的时间开销和空间资源占用率较小,该模型在探索编程灵活性的同时,能够有效地兼顾硬件的效率.     

基于异构可重构计算的AES加密系统研究

随着大数据的发展及加密场景的增多,仅以软件运行的加密方式难以满足加密性能的需求;而使用Verilog/VHDL方式实现的FPGA/ASIC加密系统又存在灵活性较差、维护升级困难等问题。针对上述问题,设计并实现了一种基于异构可重构计算的AES算法加密系统,包含了AES算法ECB、CBC、CTR三种主流模式,每种模式实现了128 bit、192 bit、256 bit三种密钥大小的加密。基于FPGA对模块分别进行了硬件加速,同时基于硬件可重构机制实现了不同模式及不同位宽加密模块的动态切换。通过在Intel Stratix 10上实现并验证该系统,实验结果表明：系统中AES-ECB、AES-CTR、AES-CBC吞吐率分别达到116.43 Gbps、60.34 Gbps、4.32 Gbps,ECB模式相比于Intel Xeon E5-2650 V2 CPU和Nvidia GeForce GTX 1080 GPU分别获得了23.18倍与1.43倍的加速比,整体系统相比纯软件方式的计算加速比达到4.72。     

面向国产CPU的可重构计算系统设计及性能探究

为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统。该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用OpenCL框架模型进行编程,以缩短FPGA的开发周期。为了验证该系统的性能,采用AES加密算法来测试该系统的计算性能,通过对不同长度的明文进行AES加密测试,并与CPU串行处理结果进行对比,得出：相比于单核FT-1500A CPU串行加密方式,采用可重构计算系统并行加密能够获得120多倍的加速比,且此加速比会随着明文长度的增加而成非线性增大。实验结果表明：基于国产CPU的可重构计算系统能够大幅提升国产平台的计算性能。     

基于WASM技术的密钥对分发加密服务

通过对API开展防范研究,设计实现API加密系统,即一种基于中间人一次性非对称密钥对分发系统,并设计基于WebAssembly虚拟化技术的网络数据通信的通用数据加密方法,防范嗅探技术等攻击方法;部分代码被隐藏在虚拟化的WASM层中,切断攻击者审计代码的途径.通过系统设计的接口,使得程序员能进行便捷式安全开发,降低安全开发门槛.     

基于WASM技术的密钥对分发加密服务

通过对API开展防范研究,设计实现API加密系统,即一种基于中间人一次性非对称密钥对分发系统,并设计基于WebAssembly虚拟化技术的网络数据通信的通用数据加密方法,防范嗅探技术等攻击方法;部分代码被隐藏在虚拟化的WASM层中,切断攻击者审计代码的途径.通过系统设计的接口,使得程序员能进行便捷式安全开发,降低安全开发门槛.     

基于应用框架的数据加密服务的设计与实现

提出了应用框架的结构,以及应用框架的通用技术-设计模式,并依据抽象工厂设计模式设计并实现了一种数据加密服务.由于该服务采用框架技术设计,可供业务应用程序直接调用,保证了数据加密模块的独立性、可重用性、可扩展性,另外,该服务实现了对称加密、非对称加密等加密功能,有效地解决了程序中数据安全性的问题.     

数据加密和数字签名技术在局域网中的应用

介绍了网络安全中的数据加密和数字签名技术的基本原理，详细阐述了在企业内部局域网中实现数据加密和数字签名系统的方法以及系统的管理和实际应用，并利用Microsoft提供的加密应用程序接口Crypto API编制了客户端软件。     

可重构加密处理器控制模块的设计方法

可重构加密处理器是采用可重构体系结构设计而成的,用于对数据进行加/解密处理的集成电路芯片,它能够灵活、快速地实现多种不同的密码算法。可重构加密处理器由控制模块和加密/解密处理模块两大部分组成,其中,控制模块用于控制加密/解密程序的装载、存储和执行,加密/解密处理模块用于在控制模块的驱动下对数据进行加密/解密处理。文章提出了可重构加密处理器的控制模块的设计方法。     

在企业局域网中实现数据加密和数字签名

本文介绍了网络安全中的公钥加密和数字签名技术的基本原理。详细阐述了在企业内部局域网中实现数据加密和数字签名系统的方法以及系统的管理和实际应用,并利用Microsoft公司提供的加密应用程序接口CryPtoAPI编制了客户端软件。     

基于FPGA模式的USB接口数据加密系统的设计与实现

为基于PC机的数据加密系统提出了一种使用USB接口以及FPGA模式的解决方案，从USB接口硬件子系统、主机端软件子系统，FPGA加密子系统三个方面对系统结构和功能进行了详细介绍，并重点阐述了该系统的设计和实现的具体过程。     

基于可重构密码模块的VPN安全网关

结合片上可编程系统和IPSec技术,设计一种基于可重构密码处理模块的虚拟专用网安全网关.该网关采用双处理器结构,主处理器完成系统芯片的初始化配置、系统控制、管理和数据包的预处理,协处理器完成IPSec处理功能,可重构密码处理模块加速加解密处理,从而提高算法执行效率,同时扩展IPSec协议的安全性.实验结果表明,该网关具...     

单片机电子密码锁加密模块的研究与设计

为降低密码锁的成本,研究与设计了一种基于8051单片机的密码锁加密模块。该模块运用随机矩阵进行加密,并结合高性能单片机,辅以四输入与非门模块,不涉及外围接口芯片,从而减小了PCB面积。分别分析了模块的功能设计和模块的结构设计,并对硬件电路、代码部分进行了仿真测试。软件仿真测试结果表明,与传统方法相比,该方法加密更快速、可靠性更高、成本更低。     

动态重构硬件加速中的性能开销建模

近年来,随着可重构计算方法和可重构硬件特性的不断演进,基于FPGA动态部分重构技术构建运行时可重构加速器已经成为解决传统加速器设计中硬件资源限制问题的重要途径.然而,区别于传统静态重构加速器,FPGA的动态重构开销是影响硬件加速整体性能的重要因素,而目前尚缺少能够在可重构硬件设计的早期阶段进行动态重构开销精确估算的相关...     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。     

面向可重构计算系统的模块映射算法

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。     

MSN客户端安全模块的设计与实现

通过在即时通信(IM)报文中嵌入与IM协议兼容的加密和认证协议,能够实现客户端之间的身份认证、消息加密与消息认证。针对微软IM系统MSN支持的第三方开源客户端进行了安全性设计,能够防止账号假冒、实现即时通信客户端之间的安全通信。基于微软发布的客户端MSN 8.0设计并实现了加密插件,具有会话加密、算法可选择和即插即用的特点。     

网络医学多媒体教学资料安全管理的设计

根据医学教师的多媒体教学资料在网络中安全管理的需求,提出了网络医学多媒体教学资料安全管理的结构设计,它包括了数据库认证设计和文件的加密设计,并给出了数据库认证的结构设计和基于类模块Rijndael以及COM组件技术的机密文件安全管理系统模型,根据此结构设计和系统模型可以实现文件的安全存储和传输,具有一定的通用性,确保文件在网络存储和传输的安全.     

一种重构型数据加密卡的硬件设计与实现

本文提出了一种基于PCI总线的重构型密码卡硬件设计方案,并对加密卡的重要模块进行了实现,该方案采用可重构计算技术,实现了密码模块的现场重构,降低了密码暴露风险,提高加密卡的自身安全性。