多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

基于多相滤波的数字接收机的FPGA实现

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字（PDW）,经FPGA时序仿真结果验证了算法模型的正确性和有效性。     

基于多相滤波结构的高效动态数字信道化接收机设计

宽带数字接收机通常会面临接收带宽内存在多个信号,且信号带宽,位置以及个数对侦察这一端来说都是未知的,在现代电子战中,信号为了躲避侦察,往往还具有时变性。针对这种情况,提出了基于多相滤波的高效动态数字信道化设计方法。首先设计原型滤波器,使其具有高的阻带衰减,以便减少相邻滤波器之间的混叠;然后基于多相结构设计分析滤波器组和综合滤波器组,在完成信号检测后,将含有相应信号信息的信道数据送入相应的综合滤波器完成信号重构,当信号变化时,只需重新检测信号位置分布即可;最后通过将重构后的信号与原信号对比验证了滤波器组具有几乎完全重构特性,在有噪声的背景下,重构后能够显著地提高信噪比。     

多相滤波宽带信道化数字接收机

宽带雷达电子战数字接收机是当前国内外研究的重点,信道化接收机能够处理同时到达的多个信号并有较高的截获概率。多相滤波信道化接收机运算量小且易于实现。为克服因D倍抽取而产生的多相滤波信道化数字接收机的接收盲区,引入了重叠一半的多相滤波信道化数字接收机。利用瞬时自相关接收机,可在消除信道化接收机虚假输出的同时提高信道化接收机的测频精度。文中给出了上述数字接收机的实现方法,并通过仿真实验证明了以上结论的有效性。     

基于多相滤波的宽带数字信道化处理在被动探测中的应用

介绍了基于多相滤波的宽带数字信道化处理技术。对宽带信号进行信道化处理,并对信道化后的数据进行了信号处理,给出了仿真结果。仿真结果表明该方法高效、灵活,易实现。     

基于FPGA的数字信道化接收机的研究及实现

本文讨论了软件化电子战侦察接收机多信号处理问题。使用多相滤波的宽带数字化接收设计技术，可以提高接收机的实时处理能力，提高全概率截获能力。本文讨论基于多相滤波的信道化接收机的基本原理及实现方案，给出了基于FPGA的数字信道化接收机的实现方法，实验结果证明了该方法是有效的。     

基于多相滤波的通用数字信道化技术

传统的信道化技术一旦信道带宽确定后,滤波计算时分解的相数和信道化后的时域分辨率也相应确定,耦合性较强,导致信道化技术在实际工程使用时灵活性存在一定的不足。文中首先给出了基于多相滤波的实信号数字信道化数学模型;然后,在此基础上推导了通用数字信道化数学表达式;最后,通过仿真验证了通用数字信道化技术的正确性。文中提出的通用数字信道化技术有效实现了信道带宽与多相滤波相数、信道化后时域分辨率的解耦,增加了系统设计和信道化技术应用的便捷性。     

基于多相滤波的信道化发射机研究

首先根据实信号信道化发射机的实现原理,推导出了这种发射机的真实信道中心频率和信道间隔的计算公式。然后推导了抽取器和内插器的多相滤波结构,建立了基于多相滤波的实信号信道化发射机的数学模型。最后讨论了这种高效的基于多相滤波的实信号信道化发射机的可实现性,并给出了这种发射机的两例计算机仿真。仿真结果验证了前面推导出的发射机数学模型和真实信号中心频率公式的正确性。     

信道化发射机的FPGA实现

本文首先建立了信道化发射机的数学模型,结合多速率信号处理技术对该模型进行了算法优化,推证和仿真了基于多相滤波结构的信道化发射机。在此基础上用Xilinx公司的Virtex-4系列FPGA实现了该发射信号产生模块的设计。设计中充分有效地利用了FPGA中的硬件资源,与传统的方法相比,结果表明该方法能以较低的运算复杂度更好地实现信号的实时处理。     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

基于DSP的多相滤波正交数字下变频

数字下变频(DDC)是中频数字接收机的关键技术,通过将宽带大数据流变成窄带低数据流,以便DSP实时处理。本文提出一种基于多相滤波结构的正交数字下变频方案,通过计算机和DSP仿真,证明了它的可行性。     

基于高阶累积量的LPI雷达信号检测

低截获概率（LPI）雷达的广泛应用导致电子侦察系统难以从噪声中检测到LPI信号的存在。针对这一问题,提出一种基于多相滤波器组和高阶累积量联合处理的121雷达信号检测算法。该算法首先利用多相滤波器组实现信号在频域上的快速均匀划分,然后对输出的每个子带信号进行三阶累积量对角切片短时估计,有效抑制高斯噪声,并设计检测器对每个子带信号进行信号存在性检测,进而判断整个信号中是否含有有用信号。仿真结果表明,该方法的检测性能远优于传统的能量检测器,在信噪比大于-20dB时具有较高的检测概率。     

基于NPR调制滤波器组的动态信道化滤波

针对接收带宽内存在多个非均匀分布的、不同带宽的子带信号,其个数、带宽和位置分布未知且具有时变性的情况,本文提出一种动态信道化滤波的方法:首先由给定的信号间的最小保护间隔确定滤波器组的子信道数目并设计满足几乎完全重构条件的原型滤波器以构成分析滤波器组;其次,通过计算每个子信道的能量确定信号的位置,并设计相应的综合滤波器组提取子带信号;当信号动态变化时,无需改变分析滤波器组,只要更新能量检测以获取新信号的位置信息就能得到相应的综合滤波器组从而完成信号的信道化处理.理论分析和仿真结果验证了该方法的可行性.     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

基于FPGA的高速抽取过程的实现

下变频后的高速基带信号必须经过抽取后才能减轻后续基带处理的负担。多级抽取滤波有利于滤波器的实现。梳状滤波器用作多级抽取的首级，半带滤波器可以实现2倍的抽取，剩余的抽取滤波器用升幅FIR实现。针对各级滤波器系数的特点，在滤波器的硬件实现上采用了一系列简化方法。计算机仿真结果表明，用FPGA实现高速抽取系统是十分灵活有效的。     

多相滤波器组信道化接收机的FPGA仿真实现

软件无线电理论中的信道化接收机理论在多信号同时提取及降低采样率方面具有独到的优势,不仅有利于后续处理,而且还能实现工作频段的全概率接收。本文在该理论的基础上,应用AL-TERA公司DSP开发工具dspbuilder在现场可编程门阵列(FPGA)实现了一个四信道的信道化接收机,取得了良好的性能。     

基于Dechirp和多相滤波结构的超宽带通信系统

该文提出了一种采用Dechirp和复多相滤波器组的超宽带通信系统。其发射信号采用开关键控(OOK)调制和Chirp扩频,接收信号经过Dechirp脉冲压缩、低通滤波和模数转换后,使用复多相滤波器组进行子信道划分,完成子信道选择和最大比合并,最后进行粗同步、精同步、信噪比估计和基于能量检测的OOK解调。通过理论推导与仿真实验,分析了在AWGN信道,IEEE 802.15.3a的CM1和CM4信道下该超宽带通信系统的性能。分析结果证明,该通信系统可以获得较高的处理增益和较强的抗多径性能,所以适合应用于拓展距离通信。