FPGA与ASSP和ASIC竞争

一系列可编程逻辑器件（PLD）替代专用集成电路（ASIC）和专用标准电路（ASSP）的趋势主要是由现场可编程门阵列（FPGA）的显著优点所造成的,这些器件在逻辑密度、性能和特性上有惊人的增长,而同时在     

可编程阵列把FPGA块和ASIC块集成在一起

ＳＰＧＡ（系统可编程门阵列）把ＦＰＧＡ块、ＳＲＡＭ块和门阵列块或标准单元块集成在一起，解决了系统集成的需要。统设计师经常混合使用门阵列和现场可编程门阵列，或基于标准单元的芯片和ＦＰＧＡ，以便最好地兼顾系统的高密度和灵活性。但是．ＦＰＧＡ工艺的改进已能做出１０万门的器件，这接近于系统的集成水平。这些高集成度器件不必配用较低集成度集成度的门阵列或基于标准单元的芯片．遗憾的是，高集成度ＦＰＧＡ占用很大的硅面积，芯片每边超过２０ｍｍ。而同等容量的门阵列芯片每边小于１０ｍｍ．ＦＰＧＡ如此之大的芯片面积使成…     

可编程ASIC的新进展

由于ＣＰＬＤ和ＦＰＧＡ等器件的可由于ＣＰＬＤ和ＦＰＧＡ等器件的可编程专用集成电路（ＡＳＩＣ）具有用户编程实现专门应用的功能，近年来发展极为迅速。１９９５年．Ｘｉｌｉｎｘ、Ａｌｔｅｒａ、ＡＭＤ、Ｌａｔｔｉｃｅ、Ａｃｔｅｌ、Ｃｙｐｒｅｓｓ、Ｌｕｃｅｎｔ　Ｔｅｃｈｎｏｌｏｇｉｅｓ、Ａｔｍｅｌ、ＴＩ和ＩＣＴ等前十家可编程ＡＳＩＣ公司的总销售额达１７亿美元。其中销售额占第一位．达到５．２亿多美元的Ｘｉｌｉｎｘ公司排进了全球前十家ＡＳＩＣ供应商的第九位。可编程ＡＳＩＣ主要是依靠集成电路工艺的不断提高和器件结…     

EDA技术与FPGA设计应用

EDA技术是现代电子设计技术的核心,它在现代集成电路设计中占据重要地位。随着深亚微米与超深亚微米技术的迅速发展,FPGA设计越来越多地采用基于VHDL的设计方法及先进的EDA工具。本文详细阐述了EDA技术与FPGA设计应用。     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

可编程ASIC技术及其设计

1 引言 电子学设计方法在过去的10年中取得了显著的进步。过去电子产品的设计一直是首先选用标准通用集成电路芯片（例如数字通用芯片74系列等）,然后再由这些芯片和其他元器件自下而上地构成电路、子系统和系统。采用这种方法设计出的电子系统具有元器件的种类和数量较多、体积和功耗大、可靠性低等缺点。随着集成电路技术的不断进步,目前可以把数以亿计的晶体管、几万门及几十万门乃至几百万门的电路集成在一个芯片上。半导体集成电路已从早期的单元集成、部件电路集成发展到整机电路集成和系统电路集成。电子系统的设计方法也由过去集成电路厂家提供通用芯片、整机系统单位采用这些芯片组成电子系统的“Bottom-Up”（自下而上）设计     

FPGA与ASIC之兼容设计

为了利用FPGA和ASIC设计各自的优点,很多设计首先通过FPGA来实现,再根据需求转换成ASIC实现,同时更多的ASIC设计为了降低风险和成本,在设计过程中会选择使用FPGA进行功能验证。这就需要设计能在两者之间互相转换,怎样使电路设计以最快的速度、最小的代价来满足这一转换,本文提出了一些兼容设计方法,并进行了分析,最后给出了兼容设计实例,设计实践表明这些设计方法对FPGA与ASIC的兼容设计是行之有效的。     

ASIC设计自动化最新工具—FPGA开发系统

本文介绍了ASIC设计自动化最新工具——FPGA开发系统的软、硬件支撑环境,FPGA的概况,特点和基本结构,FPGA系列器件和工作频率以及在微机FPGA开发系统上如何进行ASIC电路的设计,最后给出一个设计实例的流程。     

基于FPGA的脉冲分配器芯片化设计

介绍了一种利用ALTERA公司现场可编程芯片设计的步进电机脉冲分配电路模块，结合实例详尽叙述了开发软件及其设计输入方法。     

SDH专用集成电路的FPGA验证

在专用集成电路的设计中,采用ＦＰＧＡ来验证专用集成电路的功能是一个重要而必不可少的过程,本文介绍了用２片Ａｈｅｒａ公司的ＦＬＥＸ１０Ｋ系列ＦＰＧＡ验在规模 和集成电路功能的过程,给出了在和集成电路设计中充分利用工具和原有集成电路的设计成果进行ＦＰＧＡ验证的步骤,并提出了如何解决验证过程中遇到的一些疑难问题。     

从FPGA到ASIC的风险与对策

由于FPGA的种种优点,越来越多的电子设计师在初次设计电子产品时选择FPGA来完成电路的prototype设计。然后,再在必要时将prototype设计从FPGA转换成ASIC。在此转换过程中有一定的风险,如ASIC电路的复位、时钟树的设计、封装形式的选择以及可测性设计等。文中讨论了这些风险,并给出了减少这些风险的解决方案。     

FPGA vs. ASIC for low power applications

Field Programmable Gate Array (FPGA) are becoming more and more popular and are used in many applications. However, it is well known that the performance is limited comparing to full ASIC implementation, but for many applications the speed requirements fit the ones provided already by existing FPGA circuits. Power consumption seems to be one of the most important limiting factor and so far it is in favour of Application Specific Integrated Circuits (ASIC) [Varghese Georges, Jan M. Rabaey, Low-Energy FPGA, Architecture and Design, Kluwer Academic Publishers, 2001; Tadahiro Kuroda, Power-Aware Electronics: Challenges and Opportunities, Tutorial at FTFC 2003, Paris, May 2003]. In this paper, we will present results obtained by characterizing various circuits implemented using both FPGA and ASIC technologies in order to determine the power consumption ratio and evaluate the efficiency of the power optimization techniques such as clock gating [Amara AMARA, Philippe Royannez, VHDL for Low Power, (Chapter 11), Low Power Electronics Design, Edited by Christian Piguet, CRC Press 2005; Luca Benini, Giovanni De Micheli, Dynamic Power Management, Kluwer Academic Publishers, 1998].We have started a study in order to compare the power consumption of two Intellectual Property (IP), a counter circuit and an image transform circuit. Both circuits have been implemented using FPGA Family circuits from ALTERA and Hardware Copy of the circuits which are close to the ASIC implementation. A full ASIC implementation using UMC 0.13 μm have be also characterized in terms of power.FPGA power consumption estimation flow is based on ALTERA tools (QuartusII) that provide accurate overall power consumption for a set of input stimuli, on various targets: FPGA families and Hardware Copy. ASIC power consumption estimation flow is based on Synopsys Power tools.     

一种具有双PCI接口的ASIC验证系统

针对集成PCI接口功能的ASIC的设计开发,提出了一种具有双PCI接口的ASIC验证系统。该系统充分复用软硬件资源,可应用于开发流程的全过程,有效地缩短了开发时间,降低了成本。文章最后给出了高速RSA加密芯片验证系统的应用实例。     

一种A率μ率转换器的设计及及ASIC实现

根据交换系统的要求，设计了A率μ率转换器ASIC，该转换器具有InterCPU的接口功能，经硬件实验证实，结果达到设计要求。