抗单粒子翻转效应的SRAM研究与设计

在空间应用和核辐射环境中,单粒子翻转(SEU)效应严重影响SRAM的可靠性。采用错误检测与校正(EDAC)和版图设计加固技术研究和设计了一款抗辐射SRAM芯片,以提高SRAM的抗单粒子翻转效应能力。内置的EDAC模块不仅实现了对存储数据"纠一检二"的功能,其附加的存储数据错误标志位还简化了SRAM的测试方案。通过SRAM原型芯片的流片和测试,验证了EDAC电路的功能。与三模冗余技术相比,所设计的抗辐射SRAM芯片具有面积小、集成度高以及低功耗等优点。     

两种系统级单粒子效应容错方法性能仿真分析

基于VLSI的信息处理系统空间应用时容易遭受单粒子翻转效应(SEU:Single Event Upset)的影响.基于结构冗余的三模冗余(TMR:Three Module Redundancy)和基于信息冗余的错误检纠错(EDAC:Error Detection and Correction)是两种常见的系统级抗单粒子翻转的容错方法,被广泛应用于空间信息处理系统中.从可靠性改进、存储资源占用、硬件实现代价以及实现延时等四个方面,对两种方法进行了性能分析和仿真实验.性能分析和仿真实验结果表明,EDAC方法适合应用于基本数据宽度较大、存储资源受限、实时性要求不高的应用中,结构TMR方法适合应用于基本数据宽度较小、存储资源充足、实时性要求较高的应用中.     

An SEU-Tolerant Approach for Space-Borne Viterbi Decoders

In the space environment, Viterbi decoder implemented on SRAM-based FPGA is sensitive to Single event upsets （SEUs）, which may lead to functional failure of the decoder. Conventional SEU mitigation techniques like modular redundancy could not exploit the characters of Viterbi decoders, therefore could not provide optimized SEU tolerance when the device resource utilization cost is a constraint. Leveraging the properties of the decoding algorithm, three effective mitigation techniques are adopted, including structure optimization, Error detection and correction （EDAC） for Block RAM （BRAM） protection, and Partial triple-modular redundancy （PTMR）, which are applied to the modules of the decoder in accordance with their characteristics. Analysis of effectiveness shows that compared with unmitigated design, the SEU induced failure rate in the proposed SEU tolerant decoder can be reduced to 1/4 at the cost of 61.1% extra resource utilization. Error detec- tion and correction （EDAC）.     

一种抗SEU存储器电路的FPGA设计

为了改善星载存储器的抗SEU性能,增加星载存储器在空间使用的灵活性,文中基于ACTEL公司的ProAsic系列A3P400FPGA并采用扩展汉明码和TMR两种检错纠错方法相结合的方式,同时使用可变内存配置方案,设计了一种新型的抗SEU存储器电路。与传统的EDAC芯片相比,本设计不仅可以对出错数据进行修正而且还可以实时的进行回写。     

软件错误检测与纠正技术可靠性研究

基于信息冗余的错误检测与纠正（Error Detection and Correction,EDAC）技术是常见的系统级抗单粒子翻转（Single Event Upsets,SEU）的容错方法,软件实现的EDAC技术是硬件EDAC技术的替代方案,通过软件编程,在现有存储段上增加具有纠错功能的编码（Error-correcting Codes,ECC）来实现存储区错误的检测和纠正。分析了软件EDAC方案中,纠错编码的纠错能力及编码效率、刷新间隔、需保护代码量等因素对可靠性的影响,分析和仿真实验结果表明,对于单个粒子引起的存储器随机错误,提高单个码字的纠错能力及编码效率、增大刷新间隔对可靠性的影响不大,而通过缩短任务执行的代码量来提高刷新间隔,以及压缩需保护代码的总量,对可靠性有较大改进。分析结论能够指导工程实践中,在实现资源、实时性、可靠性之间进行优化选择。      

民用机载电子硬件的SEU效应FPGA仿真测试研究

针对民用机载电子硬件的现场可编程门阵列(FPGA)芯片高使用频率和长时间运行的特点,以及联邦航空管理局(FAA)等提出的审查条例对单粒子翻转效应(SEU)的防护要求,介绍了民用机载电子硬件的SEU效应评估研究的必要性。并且从民用机载电子硬件主流的三模冗余容错电路入手,设计了SEU效应仿真测试电路。将冗余系统与多时钟沿触发相结合,提高了系统的检错能力。对冗余系统进行仿真SEU故障注入,通过与参照单元的比较,可对SEU效应引起的失效的发生进行仿真测试。     

DSP应用系统的电源设计研究

在DSP应用系统设计中,电源设计是重要的一个设计环节,直接关乎DSP系统运行稳定性的好与坏。本文中,以TI公司生产的TPS系列芯片DSP系统为研究对象,分析了该系列DSP系统的电源需求,并阐述了此系列芯片的电源设计方法,旨在为DSP应用系统的电源设计提供参考。     

反熔丝和Flash FPGA对造成器件功能故障具有免疫能力

在设计高可靠性系统时,无论是陆地、航空或太空应用,设计人员都必须非常小心地选择器件技术。如果选择不当会导致FIT(FailuresInTime)大幅度提高,即使基站应用也不例外。军事和航空设计人员认识到半导体器件存在单事件翻转(SingleEventUpset;SEU)效应,以及基于SRAM技术器件的相关软错误率(SoftErrorRate;SER)。SEU的发生是由于带电的亚原子粒子撞击触发器或SRAM单元,这个进入的粒子会沉积足够的电荷,导致触发器或存储器单元的状态改变,以致损坏所存储的数据。因为这种现象不会永久损坏存储单元,SEU常被称为软错误。在太空应用…     

基于TMS320F240 DSP的激励器控制系统设计与实现

介绍一种基于数字信号处理器(DSP)的激励器控制系统。该系统采用TMS320F240型DSP实现数据采集、数字滤波、信号处理、数模转换、信号检测与控制等功能,校正激励器中晶振输出载波的频率,以提高激励器输出的精确性和稳定性。该控制系统的有效性和可靠性已在实际应用中得到验证。     

基于DSP技术的等离子切割机电源系统的研究

该设计应用DSP技术对等离子切割电源系统的功率因数进行校正,减小了谐波对电网的干扰,提高了电源输出的稳定性。该系统的各级控制环节采用德州仪器生产的DSP芯片TMS320F2812数字信号处理器进行处理,建立等离子切割电源功率因数的数字化控制系统。该系统应用电流传感器检测boost模块的输入电流,通过采样与A/D变换和PID控制实现稳定的恒电流输出,从而有效地提高了电源系统的功率因数和工作稳定性,增强了系统的抗高频干扰能力。     

基于FPGA的嵌入式加固系统设计

针对空间辐照环境,设计了一款基于FPGA平台抗辐照加固嵌入式系统。通过对存储单元进行三模冗余设计和(12,8)汉明码EDAC编码设计进行加固。对MC8051 IP核、I2C IP核、判决器,EDAC编码解码器等模块进行部分动态可重构设计。使用ICAP接口进行回读对比和动态可重构操作。系统配置后,定时对其进行回读对比。当检测到FPGA发生单粒子翻转时,采用部分重配置消除单粒子影响,使系统恢复正常。     

Software-implemented EDAC protection against SEUs

In many computer systems, the contents of memory are protected by an error detection and correction (EDAC) code. Bit-flips caused by single event upsets (SEU) are a well-known problem in memory chips; EDAC codes have been an effective solution to this problem. These codes are usually implemented in hardware using extra memory bits and encoding/decoding circuitry. In systems where EDAC hardware is not available, the reliability of the system can be improved by providing protection through software. Codes and techniques that can be used for software implementation of EDAC are discussed and compared. The implementation requirements and issues are discussed, and some solutions are presented. The paper discusses in detail how system-level and chip-level structures relate to multiple error correction. A simple solution is presented to make the EDAC scheme independent of these structures. The technique in this paper was implemented and used effectively in an actual space experiment. We have observed that SEU corrupt the operating system or programs of a computer system that does not have any EDAC for memory, forcing the system to be reset frequently. Protecting the entire memory (code and data) might not be practical in software. However this paper demonstrates that software-implemented EDAC is a low-cost solution that provides protection for code segments and can appreciably enhance the system availability in a low-radiation space environment     

一种改进的对抗软错误电路结构设计

给出了一种改进的基于时钟沿的自我检测和纠正的电路结构,以纠正由单粒子翻转（SEU）引起的数据错误。简单概述了已有的检测和纠正SEU的电路结构,并在该电路的基础上提出了改进的电路结构,以实现对触发器以及SRAM等存储器的实时监控,并可以及时纠正其由于SEU引起的数据错误。采用内建命令进行错误注入模拟单粒子翻转对电路的影响。改进的电路与原来的电路相比,以微小的面积和较少的资源换取更高的纠错率。     

用SOI技术提高CMOS SRAM的抗单粒子翻转能力

提高静态随机存储器（SRAM）的抗单粒子能力是当前电子元器件抗辐射加固领域的研究重点之一。体硅CMOS SRAM不作电路设计加固则难以达到较好抗单粒子能力,作电路设计加固则要在芯片面积和功耗方面做出很大牺牲。为了研究绝缘体上硅（SOI）基SRAM芯片的抗单粒子翻转能力,突破了SOI CMOS加固工艺和128kb SRAM电路设计等关键技术,研制成功国产128kb SOI SRAM芯片。对电路样品的抗单粒子摸底实验表明,其抗单粒子翻转线性传输能量阈值大于61．8MeV／（mg／cm^2）,优于未做加固设计的体硅CMOS SRAM。结论表明,基于SOI技术,仅需进行器件结构和存储单元的适当考虑,即可达到较好的抗单粒子翻转能力。     

抗单粒子翻转的双端口SRAM定时刷新机制研究

在空间辐射环境下,存储单元对单粒子翻转的敏感性日益增强。通过比较SRAM的单粒子翻转效应相关加固技术,在传统EDAC技术的基础上,增加少量硬件模块,有效利用双端口SRAM的端口资源,提出了一种新的周期可控定时刷新机制,实现了对存储单元数据的周期性纠错检错。对加固SRAM单元进行分析和仿真,结果表明,在保证存储单元数据被正常存取的前提下,定时刷新机制的引入很大程度地降低了单粒子翻转引起的错误累积效应,有效降低了SRAM出现软错误的概率。     

一种单粒子翻转机制及其解决方法

针对某款超深亚微米专用集成电路(ASIC)出现的异常单粒子翻转现象,分析了导致异常翻转的机制,针对这种机制提出了2种解决方法,并给出了2种解决方法的适用范围。重离子试验结果表明,采用新方法实现的时序逻辑具备更高的翻转阈值和更低的翻转截面,基于新方法研制的ASIC产品的抗单粒子翻转能力得到显著提高。     

三模冗余在ASIC设计中的实现方法

星载计算机系统处于空间辐照环境中,可能会受到单粒子翻转的影响而出错,三模冗余就是一种对单粒子翻转有效的容错技术。通过对三模冗余加固电路特点的分析,提出了在ASIC设计中实现三模冗余的2种方法。其一是通过Syno—psys的综合工具DesignCompiler对原设计进行综合,然后修改综合后的门级网表再次综合;其二是直接建立采用三模冗余加固的库单元。     

Dsp产品应用及其算法浅谈

从应用角度,简述数字信号处理器（DSP）的概念及其诞生原因。并列举一些常用的工程数学算法,以及它们如何用DSP编程实现的模型。最后扼要说明了DSP与MCU（单片微控制器）的主要区别和应用范畴。     

TMS320C6416程序以太网远程更新技术研究

针对脱离调试器下,DSP远程软件维护和升级问题,从TI C6000系列DSP程序自加载原理出发,提出了一种基于简单文件传输协议(TFTP)和可用于无操作系统平台的程序远程更新方案,给出了系统软件设计结构,重点设计了程序加载更新的过程,并通过移植轻型TCP/IP协议栈(LwIP),实现了网络协议在DSP平台下的高效稳定嵌入。工程实践表明,该方案优化了网络协议对系统资源的开销,提高了DSP下以太网功能开发的灵活性,有益于系统性能的提升和改进。