基于DSP Builder的数字滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。     

基于DSP Builder数字信号处理器的FPGA设计

针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Buiider作为设计工具的数字信号处理器设计方法.并按照Matlab/Simulink/DSP Builder/Quartus Ⅱ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quartus时序仿真及嵌入式逻辑分析仪SignalTap Ⅱ硬件测试对设计进行了验证.结果表明,所设计的FIR滤波器功能正确,性能良好.     

基于DSP模型的快速代码的生成

TMS320F2812DSP是控制系统开发中很好的硬件设计平台,但传统的TI DSP代码开发方法周期较长,效率不高。为了在实际控制系统开发中缩短控制算法的设计周期,提高控制器的可靠性,并简化在调试过程中对控制算法的修改,设计与开发了基于DSP的快速原型控制系统。该系统包括基于TI F2812DSP的硬件控制器和基于Matlab/Simulink的软件开发环境。用户可以在Simulink环境中利用RTW功能直接从Simulink模型自动生成可执行代码并下载到目标板,直接运行程序,从而简化DSP系统开发过程,提高开发效率。通过闪烁灯实验实时控制实验,验证了系统的有效性。     

基于DSP Builder的回波抵消器设计与实现

针对通信中的回波问题,基于自适应滤波的LMS算法,设计了自适应回波抵消器。并基于利用FPGA芯片,在DSP Builder平台上,有效结合MatLab／Simulink和Quartus II设计工具,根据模块化设计思想实现了LMS算法自适应回波抵消器硬件电路设计。软件仿真和系统FPGA硬件实测结果表明,该设计方法使回波抵消器的FPGA硬件实现更加简便快捷。     

基于DSP Builder的语音端点检测的实现

介绍了一种基于能量变迁的语音端点检测方法以及如何用DSP Builder实现该方法的硬件电路设计.设计时采用了查表、多时钟频率设计和有限状态机的方法提高运算速度,简化硬件结构.通过仿真和FPGA验证结果表明,该方法可以有效的检测出语音信号的起点和终点,动态分帧的结构可以满足嵌入式系统的实时性要求.     

基于DSP代码自动生成技术实现FIR低通滤波器

提出利用Matlab与DSP技术相结合进行程序设计方案。以设计FIR低通滤波器为例,详细介绍了代码自动生成过程及参数配置。利用此方法实现的FIR低通滤波器能够在TMS320C6711 DSK开发板上顺利运行。实验结果表明自动生成的DSP代码滤波效果明显,缩短了DSP应用程序的开发周期,提高了编程效率。     

基于DSP Builder的回波抵消器设计与实现

针对通信中的回波问题,基于自适应滤波的最小均方（LMS）算法,设计了一个自适应回波抵消器。基于FPGA芯片,在DSP Builder平台上,有效结合MATLAB/Simulink和Quartus Ⅱ设计工具,根据模块化设计思想实现了LMS算法自适应回波抵消器硬件电路设计。软件仿真和系统FPGA硬件实测结果表明,该设计方法使回波抵消器的FPGA硬件实现更加简便快捷。     

用DSP Builder设计基于PLD的数字信号处理器

不断发展的DSP技术迅速地拓宽扩展到了各应用领域,但传统的DSP处理器由于以顺序方式工作而数据处理速度较低,且在功能重构及应用目标的修改方面缺乏灵活性。本文介绍一种崭新的基于Matlab与QuartusⅡ的DSP处理器的设计软件DSP Builder,详细介绍了其设计流程与优点,并以DDS直接数字合成器的实现为例说明用该软件来设计DSP处理器的方法以及与Matlab、QuartusI之间的关系。     

基于DSP Builder的DDS信号源设计

在DDS原理的基础上详细阐述了应用Altera公司推出的DSP Builder和QuartusⅡ软件,采用FPGA实现产生正弦波、三角波和方波的多波形信号源的设计,经验证此设计可行、有效。     

基于DSP Builder的CIC梳状滤波器的设计

CIC梳状滤波器具有结构简单、规整,占用存储量小,不需要乘法器,实现简单且速度高等特点,在高速抽取或插值系统应用广泛。采用DSPBuilder软件工具,在Simulink平台上构建了一级4阶CIC梳状滤波器仿真模型,通过多种EDA工具仿真与分析,最终在EP2C35F484C8型FPGA得到了最高响应速度为138．89MHz的高速CIC梳状滤波器。其性能远优于DSP通用处理器的实现方式。     

基于DSP Builder的巴克码检出设计及FPGA实现

巴克码是最常用的帧同步码组。为了实现巴克码组的有效检出,利用DSP Builder设计了一种新的13位巴克码识别器电路。在Matlab/Simulink中对设计的电路进行了纯数字仿真,然后将设计的系统载入到FPGA芯片中,运用硬件在回路仿真技术进行半实物仿真。结果表明,基于DSP Builder设计的巴克码检出电路简单易行、稳定可靠,达到了预期的要求。     

基于DSP Builder的14阶FIR滤波器的设计

数字滤波器在数字信号处理的各种应用中有着广泛的应用。数字滤波器既可以是有限长单脉冲响应(FIR)滤波器也可以是无限长单脉冲响应(IIR)滤波器。通过两者特点的比较,按照Matlab/Simulink/DSP Builder/QuartusⅡ的流程,设计了一个14阶的FIR滤波器,并进行了相关仿真,提出了一种在实际硬件中测试的方法,从而验证了采用DSP Builder实现滤波器设计的硬件化的独特优势。     

基于DSP Builder的16阶FIR滤波器实现

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.     

基于DSP Builder的DDS设计及其FPGA实现

直接数字合成器(DDS)具有较高的频率分辨率,可以实现频率快速切换,并且在频率改变时能保持相位的连续,很容易实现频率、相位和幅度的数字调制。从DDS的原理出发,介绍了一种基于DSP Builder查找表结构的DDS设计,并通过QuartusⅡ完成对FPGA器件的配置下载过程。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,非常适合用来实现DDS。     

基于DSP Builder的2FSK调制解调器设计

根据2FSK调制解调器的基本理论,采用DDS(直接数字合成)技术在不同频率信号的切换时能保持相位连续的优点来设计2FSK调制模型,采用自延迟解调法设计了2FSK的解调模型。然后利用Simulink下的DSP Builder工具箱搭建了这两个模型,并在Matlab/Simulink下对此模型进行了仿真,验证了模型的正确性。此设计可以简化2FSK调制解调器系统的硬件电路,提高系统的可靠性与灵活性,而且成本低、修改方便,对硬件理论知识要求不高,实现起来容易。     

基于DSP Builder的BPSK调制解调器设计

根据BPSK调制解调器的基本理论,采用DDS（直接数字合成）技术在不同频率信号的切换时能保持相位连续的优点来设计BPSK调制模型,用Matlab/Simulink下的Altera DSP Builder工具箱内的模块对直接数字频率合成器DDS（Direct Digital Synthesizer）进行建模;并基于该DDS模块实现BPSK（二进制相移键控）调制器和解调器的设计,在Simulink下对此模型进行仿真,验证了模型的正确性。此设计简化了系统的设计过程,提高了BPSK调制解调系统的可靠性与灵活性,而且修改方便、成本低,对硬件理论知识要求不高,实现起来容易,加快了开发速度。     

基于DSP Builder数字微分器的设计

利用混沌系统进行保密通信的研究已成为国内外混沌理论研究的重要环节。此研究不仅局限在理论研究与仿真实验上,而构造混沌保密通信系统也已成为重要研究方向之一。设计混沌保密通信系统,数字微分器是重要环节。本文主要论述了用DSP Builder软件工具设计数字微分器的过程。同时将设计的微分器模块封装为独立的模块,并对这个封装后的模块进行了大量的实验,用实验结果验证了设计方法的有效性与实用性。     

基于Matlab／DSP Builder任意波形信号发生器的两种设计

根据传统型任意波形信号发生器和基于DDS任意波形信号发生器的设计原理,采用Matlab／DSP Builder的建模方法,在DSPBuilder平台上完成两种原理的系统建模和仿真,并用Signal Compiler工具对模型进行编译,产生Quartus Ⅱ能够识别的VHDL源程序,并通过FPGA芯片EP2C8Q208c来实现,最后用SignalTapⅡ进行硬件测试。经系统仿真和硬件测试,证明两种设计方法的正确性。比较传统的硬件描述语言建模,该方法设计简单、修改方便、成本低、不涉及到任何编程,对硬件理论知识要求不高,实现起来容易。     

CVSD编码原理及其在DSP Builder下的实现

连续可变斜率增量调制（CVSD）是一种在卫星通信、移动通信和军事通信等领域应用非常广泛的语音信号波形编码方式。在对CVSD原理分析的基础上，利用Altera公司提供的DSP Builder设计工具，在FPGA器件上实现了CVSD译码器。