自对准Ti－SALICIDE LDD MOS工艺研究

本文着重研究了０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＭＯＳ工艺技术．ＴｉＳｉ２的形成采用两步快速热退火及选择腐蚀完成，Ｔｉ膜厚度的最佳选择使ＳＡＬＩＣＩＤＥ工艺与０．２μｍ浅结相容，源／漏薄层电阻为４Ω／□．上述技术已成功地应用于０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＮＭＯＳ器件及其Ｅ／ＤＭＯＳ３１级环形振荡器的研制，特性良好．     

MOS晶体管的阈值电压不匹配特性

集成电路中器件的匹配性对于模拟电路和数字电路的设计有着很重要的影响,而现在重要的是还缺乏精确的器件匹配的模型。在模拟集成电路设计中,MOS管阈值电压的匹配特性对集成电路尤其是电流Ids的大小有着重要的影响。基于短沟道系列模型,MOS氧化层中的固定电荷和杂质原予服从泊松分布,分析了NMOS和PMOS器件不匹配的物理原因,并验证σVT/VT遵循与1/(?)成比例的结论。     

AS离子注入硅化钛自对准MOS器件技术研究

本工作研究了同时形成polycide栅,源/漏硅化钛接触和浅PN结的MOS器件制造技术。实验结果表明,通过硅化钛薄膜注入As,并利用NH_3等离子体辅助热退火(NPTA)工艺,可制备性能良好的MOS晶体管。以注入杂质的硅化钛薄膜作为杂质源,在一次高温退火过程中同时完成杂质的再分布和低电阻率硅化钛的形成,得到结深小于0.1μm,硅化钛电阻率24μΩ·cm。NPTA退火工艺有效地抑制了Ti/Si和Ti/poly-Si固相反应过程中硅化钛的横向生长,从而获得了自对准程度很高的硅化钛接触和互连。     

热载流子退化对MOS器件的影响

介绍了评价热载流子注入效应的加速寿命试验，针对具体的工艺线，提取了MOS管加速寿命试验的模型参数，以阈值电压变化10mV为失效判据，分别对0．8μm和0.6μm工艺线的热载流子注入效应进行了评价。整个测试过程由程序控制，设备精度高，使用简便，适用于亚微米和深亚微米工艺线的可靠性评价。     

非均匀沟道DMOS器件阈值电压模型

提出了DMOS器件的二维电荷阈值电压模型。基于沟道区杂质的二维分布,求解泊松方 程,得到沟道区中耗尽电荷总量,给出DMOS二维阈值电压模型的解析式。该模型的解析解与实验 结果和数值解相吻合。并对DMOS的短沟效应和阈值电压与沟道表面扩散浓度、沟道结深和沟道 长度等参数的关系进行了深入分析,给出了短沟DMOS器件阈值电压的解析式。文中还给出了沟 道表面掺杂浓度在2.0×1016cm-3到10.0×1016cm-3范围内DMOS器件的阈值电压简明计算式。该 模型解决了习用的DMOS器件阈值电压模型解析值比实验结果大100％以上的问题。     

低剂量率下MOS器件的辐照效应

对MOS器件在低剂量率γ射线辐射条件下的偏置效应进行了研究。对不同偏置及退火条件下MOS器件辐照后的阈值电压漂移进行了对比。结果表明，偏置在MOS器件栅氧化层内产生电场，增强了辐照产生电子-空穴对的分离，同时，影响了正电荷（包括空穴和氢离子）的运动状态；此外，偏置对退火同样有促进作用。     

应用遗传算法实现的MOS器件综合系统

为实现器件综合,即从期望的器件性能出发得到优化的器件设计参数,最关键的是要选用有效的优化搜索器件。文章将遗传算法应用于实现一个器件综合的原形系统,并通过对FIB-MOS器件的综合设计,验证了遗传算法和该器件综合原形系统的有效性。器件的参数化表示也被作为器件综合的重要问题进行了讨论。     

降低非自对准LDMOS功率管RDSon离散性的途径

LDMOS功率管工作在线性区时，RDSon取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准LDMOS功率管漂移区的一端与栅极没有自对准关系，因此一些工艺偏差(诸如光刻CD、重叠、刻蚀CD等)均可影响器件的沟道长度。Motoro1a公司在SMOS7LV^TM工艺开发过程中，曾发现非自对准LDMOS功率管RDSon离散比规范值大8％(1σ）。有关RDSon的离散的分析表明，主要是因重叠性不良而引起。优化对准方案之后，RDSon离散可由原先的-12％降至＜3％。     

MOS型硅功率器件的发展

本文介绍了以MOS技术为基础的新型MOS型硅功率器件的特点,性能水平,发展状况及面临的课题。     

薄膜SOI MOS器件阈值电压的解析模型分析

研究了薄膜全耗尽增强型 SOIMOS器件阈值电压的解析模型 ,并采用计算机模拟 ,得出了硅膜掺杂浓度和厚度、正栅和背栅二氧化硅层厚度及温度对阈值电压影响的三维分布曲线 ,所得到的模拟结果和理论研究结果相吻合。     

MOS型硅功率器件的耐压与终端处理

本文介绍了MOS型硅功率器件常见的平面结击穿电压的基本理论和提高击穿电压的基本方法以及终端处理技术发展中所面临的课题。     

一种基于阈值电压的新型基准电压源设计

SOC及智能功率集成电路对基准电压源提出了很高的要求。基于阈值电压和BiCMOS工艺,设计了一种新型的电流模式基准电压源。利用NMOS管阈值电压的线性负温度系数产生CTAT电压,与一种常见的PTAT电压相加,产生了对温度不敏感的基准电压。电路基于TSMC0.5μm BiCMOS工艺,采用Cadence Spectre对电路的各项性能进行了仿真验证。仿真结果表明,在宽温度范围(-40℃到120℃)内温度系数为9×10-6/℃,基准电压值为951mV。     

高压集成电路中的HV MOS晶体管BSIM3 I-V模型改进

针对SPICE BSIM3模型在对大量应用于高压集成电路中的轻掺杂漏高压MOS(简称HV MOS)晶体管建模上的不足,提出了基于BSIM3的高压MOS晶体管I-V模型改进.研究中使用Agilent ICCAP测量系统对HVMOS晶体管进行数据采集,并分析其源漏电阻受栅源、源漏和衬底电压的影响及与标准工艺低压MOS晶体管的差异,针对BSIM3模型源代码中源漏电阻R ds的相关参数算法进行了改进,保留BSIM3v3原有参数的同时增加了R ds的二次栅压调制因子Prwg2和有效Vas参数δ的栅压调制因子δ1,δ2,在开放的SPICE和BSIM3v3源代码上对模型库文件进行修改并实现了优化.仿真结果表明采用改进后的模型,在ICCAP下的测量曲线与参数提取后的I-V仿真曲线十分吻合,该模型大大提高了BSIM3 I-V模型模拟HV MOS晶体管时的精确度,对于高压集成电路的设计与仿真有着极其重要的意义.     

Thorough analysis of quantum mechanical effects on MOS structure characteristics in threshold region

Threshold voltage shift due to quantum mechanical effects (QMEs) are studied for both n- and p-MOS structure in the paper. Subband structure and carrier distribution are formulated for both type of MOS structure in effective mass approximation. QMEs on threshold voltage shift are thoroughly analyzed based on the model. Carrier distribution in subbands for both n-MOS and p-MOS are calculated and analyzed from density-of-states point of view. Model results for n- and p-MOS structure are compared with experimental and full-band self-consistent calculation results and show good coincidence. It is proved that at least in threshold region, effective mass approximation has similar accuracy as the full-band self-consistent method to predict the influence of QMEs MOS structure characteristics.     

应变PMOS二维阈值电压解析模型

利用准二维方法求解二维泊松方程,建立了锗硅源漏单轴应变PMOS阈值电压的二维解析模型,理论计算结果和实验报道的结果能很好吻合。研究了不同沟道长度和漏压情况下的沟道表面势,分析了沟道长度、漏压及锗硅源漏中锗摩尔组分等参数对阈值电压的影响。利用TCAD工具进行仿真模拟,结果表明,沟道长度和漏压是单轴应变PMOS阈值电压漂移的主要影响因素,而锗摩尔组分在一定成分范围内影响较小。     

采用离子注入方法调整和控制氢离子敏场效应管(pH-ISFET)阈值电压

本文首先分析了影响pH-ISFET阈值电压的几个因素.随后给出了在不同的离子注入参数下SOS型MISFET的阈值电压(V_T)_M及对应的参比电极-溶液-pH-ISFET的阈值电压(V_T)_R和△V_T=(V_T)_R-(V_T)_M的实测值曲线.最后对结果进行了讨论.