神经网络实现的任意长度DCT快速算法

介绍一种新的DCT计算方法,它以DHT为基础,利用Hopfield神经网络的并行特征来提高DCT的计算性能。该方法与现有方法比较,复杂度降低,乘法运算量为(2N-1),加法运算量为3N-2,并且适合任意长度的DCT计算,因而在图像处理中具有较好的应用前景。     

一种基于VLIW架构的高效DCT实现方法

文中提出了一种在VLIW架构DSP上计算AVS视频标准中DCT的方法。在对DCT变换矩阵进行分解的基础上,利用复数乘法实现矩阵乘法计算,并通过合理组织数据,实现了变换矩阵打包系数的复用,减少了寄存器占用,使得算法更适于进行循环展开和软件流水,从而实现更高的并行度,执行速度得到有效提升。在计算效率上,文中提出的计算方法比AVS标准中的快速算法提高了4.28倍,并且比现有方法的计算耗时减少了31.1%。     

二维DCT的一种新算法

本文提出一种利用２ＤＤＨＴ计算２ＤＤＣＴ的新算法。由于采用ＦＮＴ来实现２ＤＤＨＴ，从而大大提高了算法的效率。     

DCT快速算法及其VLSI实现

现在离散余弦变换（DCT）发展很快，本文概述了DCT的各种快速算法及其发展，将DCT算法进行了分类。文中详细地综述了适合于VLSI实现的各种DCT算法结构，并对这一领域的发展及应用前景进行了探讨。     

一种快速计算DCT的递归算法及其硬件实现

给出了一种快速计算离散余弦变换的递归算法结构。该结构给出了用两个２＾Ｎ－１点ＤＣＴ去代替２＾ 蝶ＣＴ，在此基础上，提出了一种简单实用的用开关控制的ＤＣＴ／ＩＤＣＴ相结合的实现结构，在该 ，仅有正系数的乘法运算和基本的蝶形运算。     

一种基于DFT的DCT改进算法的研究

离散余弦变换（DCT）是一种广泛应用于信号处理、图像处理领域的重要工具,并已被多个国际标准所接受。将DCT应用到实际系统中的前提是具有能够快速实现的算法。给出了一种基于DFT的DCT/IDCT的实现,它避免了变换序列长度的限制。由于DFT可以由FFT实现,所以这种实现方式进而利用到FFT的优势。在满足输入序列长度满足一定条件的情况下,对所提出的算法做了进一步的优化,使得DCT的实现更加容易。     

第四类DCT的快速算法

本文简要介绍了四类离散余弦变换,以第二类离散余弦变换的快速算法为基础,从公式上推出了第四类离散余弦变换的快速算法,在运算次数上与直接计算进行了比较,并给出了相应的Ｃ程序。     

二维DCT快速算法及硬件实现

提出了一种二维DCT快速算法的FPGA实现结构,采用快速算法将二维DCT分解成一维DCT的两次运算,其中一维DCT采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗。提出了一种高效的矩阵转置实现方法,一个时钟可以完成8个数据读写。实验结果验证了二维DCT核设计功能和时序的正确性,最高可工作在110MHz,可用于基于DCT压缩的实时图像处理。     

一种新的基于VLIW的IDCT和运动补偿算法

本文使用矩阵形式在超长指令字(VLIW)的观点下将几种经典算法与已有的适合于VLIW的算法进行了比较.然后利用VLIW结构的特性,提出了一种快速IDCT算法.与现有算法相比,新算法进一步减少了所需的指令周期.并利用VLIW结构的寄存器特性,将视频编解码过程中的运动补偿(预测)和IDCT(DCT)组合,使运动补偿所需时间降低为原来的约50%,这种思想能应用于MPEG1/2/4,H.263和H.264.     

面向密码流体系结构的超长指令字可重构研究

可重构密码流体系结构是一种面向密码运算的新型体系结构,但存在着超长指令字(VLIW)代码稀疏和Kernel体积过大的问题。该文以可重构密码流处理架构S-RCCPA为研究平台,通过大量密码算法在S-RCCPA架构上的适配分析,提出了VLIW可重构技术,并设计了Kernel级指令集、VLIW可重构算法及指令可重构单元。实验证明,该技术能够有效提高VLIW的指令密度,同时降低了VLIW的指令宽度,使得整个Kernel体积减小了约33.3%,并将微码存储器的容量由96 kB降为64 kB,有效降低芯片整体面积和系统功耗。     

流体系结构指令存储器优化设计研究

针对流体系结构中VLIW代码体积对指令存储器的容量和功耗带来的问题,本文通过分析流处理器的指令特征,提出了一种新的VLIW分域压缩技术.在此基础上,本文为流体系结构设计了分布式的片上指令存储器,并提出了SIMD流水的执行模式.实验结果证明,该技术减少了38％的片外指令访存,降低约65％的片上指令存储器空间需求;分布式指令存储器减少了约37％的片上指令存储器面积,使得MASA的系统面积降低了8.92％,并降低了61％的指令存储器功耗.     

基于DCT与SVD相结合的图像水印新算法

基于奇异值分解的水印算法中,利用正交矩阵实现水印的嵌入保证了水印的不可替换性.但在修改正交矩阵时,如果不保持矩阵的正交性,就会对提取出水印的正确率产生影响.为了解决这一问题,提出了一种基于二维离散余弦变换与奇异值分解相结合的数字图像水印新算法.在水印嵌入时,对图像子块的DCT系数矩阵进行SVD分解,利用三角函数的正交性...     

定制VLIW结构实现四精度浮点基本函数

本文针对科学应用中基本函数种类多、实现复杂、使用频率低的特点,提出一种定制VLIW结构四精度浮点基本函数协处理器(QPC-Processor).该结构通过显示并行技术挖掘基本函数实现算法的并行性,在同一硬件平台上通过元操作的不同组合来计算多种基本函数.同时,本文还提出基本函数元操作序列到定制VLIW指令的映射算法,指导基本函数的设计.最后,在FPGA平台上进行验证.实验结果表明,相对软件实现,单个QPC-Processor能够取得6倍以上的加速比,而且,QFC-Processor在同一硬件平台上实现多种类型的算法,弥补单一算法的不足,获得较高的硬件资源利用率.     

离散余弦变换的改进的算术傅立叶变换算法

离散余弦变换(DCT)是数字图像处理等许多领域的重要数学工具.本文通过一种新的傅立叶分析技术——算术傅立叶变换(AFT)来计算DCT.本文对偶函数的AFT进行了改进.改进的AFT算法不但把AFT所需样本点数减少了一半,从而使所需加法计算量减少了一半,更重要的是它建立起AFT和DCT的直接联系,因而提供了适合用于计算DCT的AFT算法.本文推导了用改进的AFT计算DCT的算法并对算法进行了简要的分析.这种算法的乘法量仅为O(N),并且具有公式一致,结构简单,易于并行,适合VLSI设计等特点,为DCT的快速计算开辟了新的途径.     

一种基于DCT的图像水印算法

数字水印技术是一种在开放的网络环境中用以保护版权和认证来源及完整性的新技术.针对如何解决水印不可见性和鲁棒性矛盾这一问题提出了一种新的水印方案.实验结果表明,算法具有良好的不可见性,对常见的图像处理操作,如JPEG压缩、低通滤波、噪声攻击等具有较强的鲁棒性.     

High Throughput Parallel-Pipeline 2-D DCT/IDCT Processor Chip

This paper presents a 2-D DCT/IDCT processor chip for high data rate image processing and video coding. It uses a fully pipelined row–column decomposition method based on two 1-D DCT processors and a transpose buffer based on D-type flip-flops with a double serial input/output data-flow. The proposed architecture allows the main processing elements and arithmetic units to operate in parallel at half the frequency of the data input rate. The main characteristics are: high throughput, parallel processing, reduced internal storage, and maximum efficiency in computational elements. The processor has been implemented using standard cell design methodology in 0.35 μm CMOS technology. It measures 6.25 mm² (the core is 3 mm²) and contains a total of 11.7 k gates. The maximum frequency is 300 MHz with a latency of 172 cycles for 2-D DCT and 178 cycles for 2-D IDCT. The computing time of a block is close to 580 ns. It has been designed to meets the demands of IEEE Std. 1,180–1,990 used in different video codecs. The good performance in the computing speed and hardware cost indicate that this processor is suitable for HDTV applications. This work was supported by the Spanish Ministry of Science and Technology (TIC2000-1289).

---

     

Parallel, Pipelined and Folded Architectures for Computation of 1-D and 2-D DCT in Image and Video Codec

Several parallel, pipelined and folded architectures with different throughput rates are presented for computation of DCT, one of the fundamental operations in image/video coding. This paper begins with a new decomposition algorithm for the 1-D DCT coefficient matrix. Then the 2-D DCT problem is converted into the corresponding 1-D counterpart through a regular index mapping technique. Afterward, depending on the trade-off between hardware complexity and speed performance, the derived decomposition algorithm is transformed into different parallel-pipelined and folded architectures that realize the butterfly operations and the post-processing operations. Compared to other DCT processor, our proposed parallel-pipelined architectures, without any intermediate transpose memory, have the features of modularity, regularity, locality, scalability, and pipelinability, with arithmetic hardware cost proportional to the logarithm of the transform length.     

基于Catapult C的DCT算法设计

以DCT（Discrete Cosine Transform）的实现为例,利用Catapult C探索不同的设计架构,快速设计出性能、面积和功耗之间折衷的最佳实现方案,并与传统的手工编写VHDL代码实现方式进行比较。     

一种改进的基于DCT的语音增强算法

提出一种改进的基于离散余弦变换的语音增强算法。在信噪比较低时,传统的基于离散余弦变换的语音增强算法效果较好,能较大幅度地提高信号的信噪比;而当信噪比高时,利用这种方法会滤掉一些有用的信号成份。新算法首先计算出所有高阶离散余弦变换系数对应的时域信号中语音信号出现的可能性大小,然后根据某个阈值计算是否在估计噪声信号绝对值的均方差时保留该系数。实验结果表明在含噪语音信号的信噪比高于10dB时,新算法较传统的基于离散余弦变换的算法具有较好的性能。     

DCT域基于系数符号关系的印刷水印算法

针对条码印刷防伪应用,提出一种条码印刷防伪算法,使水印对一次打印扫描具有鲁棒性,对二次打印扫描具有脆弱性,以区分原始载体作品的真伪。根据条码水印图像的大小对载体图像进行分块DCT变换,选取中低频系数,同时对这些系数幅值小的进行放大修改,并通过修改系数符号的正负性来嵌入二值条码水印。根据嵌入水印后图像的分块DCT系数的正负性来提取水印,水印提取过程实现了盲提取。通过设定合适的阈值可以判断原图像真伪。仿真实验验证了算法具有很好的不可见性,符合印刷品防伪技术的要求。