低功耗多线程编译优化技术

提出了在多线程体系结构中通过降低执行频率有效减小功耗的理论模型和方法.首先研究识别可降频运行的线程的计算模型和降频因子的计算,然后给出在编译过程中基于对应用程序行为的分析,结合线程划分的低功耗编译优化算法和实现策略.该模型和方法可用于具有执行频率可动态调整的多处理器类多线程体系结构,既可开发TLP(thread level parallelism),又可有效减小功率消耗.     

编译低功耗优化技术的研究

低功耗技术越来越受到下一代微处理器系统和编译研究工作者的重视。一向认为是硬件研究内容的低功耗技术,事实上,在微处理器发展的今天,又展现出了一种新的潜在的开发空间和研究内容,那就是通过软件技术降低系统的功耗。这一部分潜力空间是仅通过硬件技术无法涉足的,只有通过软件方法来解决,但这种软件低功耗技术又很难强加给应用程序编写者。文章结合笔者在编译时低功耗优化技术的研究工作,对目前该方向的研究方法、编译策略和实现技术进行了论述和探讨。     

RISC多发射结构中编译优化的软件流水算法

软件流水技术是ＲＩＳＣ多发射结构编译器的常用优化技术，它是一种很有效的循环化优化方法，文中介绍了软件流水的基本思想和算法分类，并对三种限家性软件流水算法－ＵＲＰＲ算法，Ｌａｍ的算法和ＤＥＳＰ算法进行了详细描述和分析比较，得出了有意义的结论。     

编译指导的多线程低功耗技术研究

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一，提出了一个在SMT体系结构中通过动态调整CPU执行频率降低功耗的计算模型，进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间，并给出了调整频率和能量分析的计算模型以及编译实现策略，目的是在不降低或不明显降低程序执行性能的情况下，显著降低处理器的功率／能量消耗，理论上该模型也可以用于superscalar和multiprocessor体系结构。     

基于编译的低功耗技术研究

功耗问题已经成为高性能微处理器设计过程中考虑的一个重要因素。但影响功耗的决不只是硬件本身,软件的调度优化亦能够降低功耗。本文从编译器角度介绍降低功耗技术,并基于芯片功耗的来源,着重研究了降低功耗为目标的编译优化技术。最后展望了一下低功耗编译器研究今后面临的挑战。     

低功耗编译的若干相关技术

本文综述低功耗编译相关技术。首先简要介绍了若干低功耗领域的基本术语之后,总结出了可用于降低功耗的三类编译手段：选取有助于降低功耗的传统优化,考虑功耗因素改造现有优化技术和通过编译制导配合硬件降低功耗。其次简单介绍了多线程系统和功耗模型的相关研究,最后,文章给出了低功耗编译领域研完的若干有潜力的方面,供有志进行这方面研究的研究人员参考。     

流水安全法--一个面向软件流水技术的新的数据相关性分析方法

软件流水是一种很有效的指令级并行优化技术,而能否进行尽可能精确的数据相关性分析是决定软件流水优化效果的一个非常重要的因素.本文通过分析软件流水技术本身的特点,从保障软件流水安全为出发点,导出了一组更严格有效的相关方程和限制不等式,大大提高了相关性判别的能力,最后与现有工作进行了比较,并用一个例子加以验证.     

嵌入式系统中软件优化的低功耗研究

各种嵌入式处理器及SoC应用于传感器、手机、PDA等各种设备。每种设备都有其对执行性能、体积、成本、功耗、散热等的要求。其中,功耗、散热问题特别重要。本文基于对嵌入式系统中软件的优化,提出一种对指令进行重新排序的算法,以降低系统功耗。     

有效的低功耗编译优化方法:部件使用局部化

使用软件技术优化系统能量正得到更多的关注.利用系统的动态电压缩放和功能部件关闭的功能为减少冗余能量消耗提供了优化的新途径,而编译指导的动态电压缩放(dynamic voltage scaling,简称DVS)和功能部件关闭(turning off unused system units,简称TOSU)是软件优化方法之一.DVS或TOSU涉及到很多技术细节.抽象出可以用于编译研究的分析模型,根据对模型的研究,提出了部件使用局部化的概念.部件使用局部化在存在DVS和TOSU的技术支持下,是有效的低功耗编译优化方法.     

基于嵌入式系统的低功耗设计

本文研究了针对嵌入式系统的低功耗设计,通过采用动态改变系统运行频率的方法,降低系统中的微处理器功耗,并且针对算法对系统性能的影响进行了研究,并给出了实验结果,证实该算法取得了较好的效果。     

流水线的FPGA低功耗设计①

在组合逻辑中加入寄存器级形成流水线,减少了信号毛刺的产生和传播,从而降低FPGA动态功耗,通过XPower功耗分析工具总结出了流水线设计和非流水线设计的功耗,为了做出更完整的对比,使用了低翻转率信号,随机翻转率信号和高翻转率信号作为输入,最后得出结论,对于高翻转率的信号,使用流水线可以一定程度的降低FPGA的功耗,对于低翻转率的信号,使用的流水线可能会使用比非流水线更多的功耗,并分析了其原因。     

低能耗软件设计中的性能无损电压调度技术研究

合理地运用动态电压调整技术可以有效降低软件运行所需的能耗·从归纳分析电压调整特征入手,针对程序执行中存在电压调整特征差异的情况,提出了性能无损的低能耗电压调度问题·把该问题形式化为一个混合整数规划模型(MILP),提出了基于剖析结果的PGS算法和基于分析结果的ADS算法·实例分析表明所提出的方法能够有效实现性能无损的低能耗软件设计,模拟实验表明启发式算法可实现较好的近似解·     

面向总线翻转编码的低能耗指令调度方法

能耗是设计嵌入式系统不可忽视的一个重要方面.针对嵌入式设备主要能耗来源之一的总线能耗,提出了一种基于总线翻转编码的低功耗指令调度方法.该方法以程序执行频度的profile信息为指导,利用数据随机性增强算法调度指令,获得适应总线翻转编码的指令序列,既减少总线翻转次数,又获得较为平衡的总线使用率,最终达到节约能耗的目的.以MiBench测试用例集为基准进行的对比实验可以看出,该方法能够有效地减少总线翻转次数.相对于未编码优化的arm-linux-gcc的指令序列,平均优化率可达到26%左右.相对于VSI+BI方法,平均优化率也能达到10%以上.     

一种基于可重定向编译器的功耗优化框架

当今,低功耗设计成为系统设计中的关键问题之一,而编译中的低功耗优化也成为系统设计中的一个重要环节.文章针对传统功耗优化缺乏通用性的缺点,提出一个基于可重定向编译器的功耗优化框架.该框架通过对编译生成的二进制目标码进行横向再调度来降低指令总线上的高低电位切换次数,从而达到降低系统功耗的目的,并且,基于xpADL的支持,为该框架提供不同的体系结构描述,可以生成针对不同体系结构的功耗优化代码.以IA-64体系结构为例,在其仿真器Ski上作了大量实验,实验表明,对于静态代码,该框架的优化可达25%左右,对于动态代码,该框架可以达到30%以上的优化.因此,该框架的优化是行之有效的,并且具有相当的可扩展性.     

一种低功耗异步乘法器的研究与实现

同步电路由全局时钟信号周期性地驱动计算,而异步电路只在需要的时候才进行运算,因此异步电路具有天然的低功耗优势。当前的解同步异步电路设计方法仅根据同步电路的物理拓扑结构进行异步设计,而没有考虑同步电路的本身功能行为及所处理数据的特点。本文首先分析了物理拓扑结构、电路功能行为及处理数据对低功耗设计的影响,然后设计实现了一款低功耗异步乘法器。实验表明,实现的乘法器相对于传统解同步异步乘法器具有更低的功耗与更高的性能。     

能量受限的软件预取优化问题

在移动设备和嵌入式设备中,能量的供给是十分有限的,它受限于能量供给设备的容量和节电能力的大小.在能量受限的环境下,电池所提供的能量不足以使系统达到最优的性能目标.因此,提出了一种能量受限环境下最优化预取性能的方法.该方法通过软件控制的手段,能在有限的能量供给条件下达到最优的性能.该方法是基于动态频率可调的CPU和存储器的.根据CPU和存储器的忙闲情况,通过插入频率调节指令,指导调节CPU和存储器的频率,使得预取优化的两个性能指标(一是时间,二是处理器收益)在一定的能量约束条件下达到最优.对该问题建立了详细的模型及模拟环境,并通过一组以数组访问为主的测试程序验证了该方法的有效性.模拟结果表明,该方法对能量受限预取优化问题是有效的.     

基于低频电磁波的管道机器人定位技术

针对浅海海底泥面下管道维护要求及管道对普通电磁波的屏蔽特点，给出了基于磁偶极子模型的超低频电磁波磁场分布、提出了基于超低频电磁波的多传感器管道机器人示踪定位模型。根据超低频电磁波磁场对称分布的特点，给出了求解低频电磁波发射源位置参数的DLM离散非线性最小二乘迭代算法，及迭代算法的初值计算方法。实验表明，用该迭代初值进行DLM迭代，能够收敛到期望的局部最小值，能够计算超低频波发射源的位置，实现管道机器人的示踪定位问题。     

低功耗双边沿触发计数器的设计

该文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出了应用并行技术和流水线技术,实现基于RTL级的双边沿触发计数器的设计。经EDA软件模拟仿真和FPGA硬件验证,表明该计数器具有正确的逻辑功能,能够正常地应用于数字系统的设计。由于时钟工作频率减半及所需工作电压的降低,可使系统功耗明显减少。     

低功耗CMOS电路的设计

ＣＭＯＳ电路功耗主要由动态功耗决定。笔者较详细地分析了影响功耗的主要因素，并着重介绍了低功耗器件的设计方法。