有限域上一种新的求逆电路

求逆运算在编码理论和密码学中有着广泛的应用,因此设计简洁高效的求逆电路具有重要的现实意义。基于线性反馈移位寄存器和逻辑门,采用比特串行搜索方法,设计了一种新的应用于有限域上的求逆电路。该电路与用ROM查表法或纯组合逻辑电路实现求逆相比可节省芯片资源,且易于实现,具有广阔的应用前景。     

有限域GF（2^m）上的一个新的求逆算法

根据有限域ＧＦ（２＾ｍ）上的正规基表示和Ｍａｓｓｅｙ－Ｏｍｕｒａ乘法器，本文提出了一个复杂性为Ｏ（ｌｏｇｍ）的求逆算法。新算法完成一次求逆运算只需要「ｌｏｇ２（ｍ－１）」＋ｗ（ｍ－１）－１次乘法和ｍ－１次循环移位，这里「ｘ」表示小于等于ｘ的最大整数，ｗ（ｍ－１）表示ｍ－１的二进制表示中“１”的个数。     

一种快速有限域乘法器结构及其VLSI实现

提出了一种快速有限域乘法器结构.将多项式被乘数与乘数各自平分成两个子多项式,并使用数字乘法结构计算这些子多项式的乘积.通过改变数字乘法结构的数字大小D,来均衡乘法器性能和实现复杂度.为了简化模不可约多项式f(x)运算,采用特殊多项式AOP(all one polynomials)和三项式,产生有限域GF(2m).这种乘法器与LSD乘法器相比,在数字大小D相同时,可将运算速度提高1倍.这种乘法器结构适合高安全度密码算法的VLSI设计.     

有限域GF(2~m)上的一个新的求逆算法

根据有限域GF(2~m)上的正规基表示和Massey-Omura乘法器,本文提出了一个复杂性为O(logm)的求逆算法。新算法完成一次求逆运算只需要[log22(m-1)]+w(m-1)-1次乘法和m-1次循环移位,这里[x]表示小于等于x的最大整数,w(m-1)表示m-1的二进制表示中“1”的个数。     

一种基于有限域乘法单群的公钥密码算法及实现

公钥密码是一种非对称加密密码算法,典型的公钥密码算法有RSA、ElGamal和椭圆曲线密码(Elliptic Curves Cryptography,ECC)算法,这些算法都有各自的优缺点,适应不同场合.基于阶为梅森素数的有限域乘法单群,提出了一种新的Diffie-Hellman公钥密码算法.该算法本身基于模2运算,便...     

一种新型快速有限域乘法器设计实现

介绍一种新型有限域乘法器,其基本原理是引入多项式拆分概念和多项式拆分方法,将m次的多项式拆分成两个m/2次多项式分别做有限域乘法,这样可以降低乘法运算的阶数,用加法计算电路来代替。并且根据这种算法设计了新型乘法器的电路实现,将这种新型乘法器并且与比特串行乘法器的仿真结果做对比。结果表明新型的有限域乘法器达到了较高的系统数据吞吐率,可以应用于纠错系统、RS编码器和译码器中。     

有限域GF (2m)上的一个新的求逆算法

根据有限域GF(2^m)上的正规基表示和Massey-Omura乘法器,本文提出了一个复杂性为O(logm)的求逆算法。新算法完成一次求逆运算只需要[log₂(m-1)]+w(m-1)-1次乘法和m-1次循环移位,这里[x]表示小于等于x的最大整数,w(m-1)表示m-1的二进制表示中“1”的个数。     

一种通用的有限域乘法器的设计与实现

本文介绍了一种基于多项式基的有限域乘法的算法原理,此算法适用于任何本原多项式,因此是通用的.并在此基础上提出了一种新的有限域乘法器电路架构,其结构规正,易于扩展,适合工程实现,尤其适用于差错控制码领域的应用.设计结果表明,本实现方法在速度和面积上都优于传统的基于多项式基的LSB递归算法.     

基于FPGA的有限域NTT算法设计与实现

大数乘法是公钥加密系统中最为核心的模块,同时,也是RSA、全同态等加密方案里最耗时的模块,因此,快速实现大数乘法是急需解决的问题。64K点有限域NTT作为大数乘法器的关键组件,文中采用并行架构实现NTT的运算,运算中基本采用加法和移位操作,以保证实现大量的并行处理,提高了处理速度。该组件在Stratix-V FPGA上得到了实现,工作在123.78 MHz频率下,运行结果表明,在FPGA上的效率是CPU上运行速度的60倍。运行结果与GMP运算库进行比较,验证了有限域64K点NTT算法的正确性。     

A Compact Implementation of AES S-Box Using Evolutionary Algorithm

S-Box based on Composite field arithmetic (CFA) technology is optimized by Genetic algorithm (GA) and Cartesian genetic programming (CGP) model for re-ducing the hardware complexity. After using the CFA tech-nique to map Multiplicative inverse (MI) over GF(28) into composite field GF((24)2), the compact MI circuit over GF(24) is selected from 100 evolved circuits, and same design method is applied to the compact multipli-cation circuit over GF(22). Compared with the direct im-plementations, the areas of optimized circuits of MI over GF(24) and multiplication over GF((22)2) are reduced by 66% and 57.69%, respectively. The area reductions for MI over GF(28) and the whole of S-Box are up to 59.23%and 56.14%, separately. In 180nm 1.8V COMS technology, compared to previous works, the S-Box proposed in this paper has the minimum area and minimum power, which are 11.27% and 6.65% smaller than that of the smallest area S-Box, respectively.     

AES算法的一种高效FPGA实现方法

在简要介绍AES算法(Rijndael)加密解密流程的基础上,结合该算法特点,采用复合域方法优化了S-Box的实现,并简化了MixColumns和InvMixColumns的结构,最后采用6级流水线在FPGA上加以高速高效实现.     

S-盒的保熵性研究

 本文讨论S-盒保熵性,提出组合函数和S-盒的条件熵、保熵性定义,并利用条件熵给出一种判定组合函数、S-盒满足k阶相关免疫的充要条件和理想保熵的条件,给出了具有理想保熵性组合函数和S-盒的一般代数表达式及其安全缺陷.最后,利用熵与Walsh谱的内在联系,提出组合函数和S-盒满足实际保熵的安全条件,以指导实际应用中组合函数及S-盒的应用设计.     

基于CNN与传统S盒结合的图像加密算法

目前人们针对不同场景设计和研究出各种基于混沌的图像加密算法并取得不俗的研究成果,但仍有一些图像加密算法存在不足之处,因而相关专家学者们不断研究新的图像加密方法并对传统的各种加密算法进行改进.针对目前低维混沌算法存在的明显缺点,提出一种基于CNN超混沌与S盒结合的图像加密算法,仿真实验表明,该算法能够有效地抵挡明文(密文...     

Low-power compact composite field AES S-Box/Inv S-Box design in 65 nm CMOS using Novel XOR Gate

The Substitution box (S-Box) forms the core building block of any hardware implementation of the Advanced Encryption Standard (AES) algorithm as it is a non-linear structure requiring multiplicative inversion. This paper presents a full custom CMOS design of S-Box/Inversion S-Box (Inv S-Box) with low power GF (2⁸) Galois Field inversions based on polynomial basis, using composite field arithmetic. The S-Box/Inv S-Box utilizes a novel low power 2-input XOR gate with only six devices to achieve a compact module implemented in 65 nm IBM CMOS technology. The area of the core circuit is only about 288 μm² as a result of this transistor level optimization. The hardware cost of the S-Box/Inv S-Box is about 158 logic gates equivalent to 948 transistors with a critical path propagation delay of 7.322 ns enabling a throughput of 130 Mega-SubBytes per second. This design indicates a power dissipation of only around 0.09 μW using a 0.8 V supply voltage, and, is suitable for applications such as RFID tags and smart cards which require low power consumption with a small silicon die. The proposed implementation compares favorably with other existing S-Box designs.     

基于FPGA的多级小波逆变换实时系统设计

针对JPEG2000解码系统中的核心处理模块--离散小波逆变换(IDWT),提出了一种基于FPGA的多级小波逆变换的高速、实时的硬件解决方案。仿真验证表明本方案能够满足连续输入的数据进行实时处理的要求,并且所设计的系统具有功耗低、成本低等优点。     

基于脊波变换的图像压缩算法

自然图像包括大量的具有明显“直线边缘”的图像,而且边缘表示了图像的主要信息。利用脊波对“直线奇异”的良好刻画,针对具有直线特征的图像,设计基于脊波变换的有损压缩算法。首先对图像进行脊波变换,然后对变换系数进行标量量化、扫描、游程编码和熵编码。仿真实验表明,与基于小波变换的JPEG 2000压缩算法相比,该算法能获得更高的压缩率,同时保持较高的信噪比。     

FFT算法的一种FPGA实现

FFT运算在OFDM系统中起调制和解调的作用。针对OFDM系统中FFT运算的要求，研究了一种易于FPGA实现的FFT处理器的硬件结构。接收单元采用乒乓RAM结构，扩大了数据吞吐量。中间数据缓存单元采用双口RAM，减少了访问RAM的时钟消耗。计算单元采用基2算法，流水线结构，可在4个时钟后连续输出运算结果。各个单元协调一致的并行工作，提高了系统时钟频率，达到了高速处理。采用块浮点机制，动态扩大数据范围，在速度和精度之间得到折衷。模块化设计，易于实现更多点数的FFT运算。     

基于矩阵广义逆递推的自适应滤波算法

本文把自适应滤波算法的优化准则之一最小二乘准则:J(n)= ∑ n i=1 λ^n-i|e(i)|²写为矩阵形式,利用矩阵广义逆递推公式直接对输入信号矩阵而不是自相关矩阵进行递推更新,得到一种新的自适应滤波算法.和其它算法如LMS算法、NLMS算法、FRLS算法、TDNLMS算法、 APA算法、Leaky-LMS算法和RLS算法进行了计算机模拟仿真比较,仿真结果表明该算法有良好的收敛性能,收敛速度快于LMS算法、NLMS算法、FRLS算法、 APA算法、Leaky-LMS算法和RLS算法.     

基于极坐标变换的改进NSGA-II算法

在实际工程中存在着大量的多目标优化问题,而由于大部分多目标优化问题有无穷多个最优解,且传统的数学方法如梯度下降法和牛顿法,无法求解一些不可微或表达式过于复杂的多目标优化问题。为避免以上局限,NSGA-II作为求解多目标优化问题的代表算法被提出,但NSGA-II算法仍存在着一些不足,如变异算子功能过于简单,降低了Pareto最优解的多样性。为增加Pareto最优解的多样性,文中设计了一种基于极坐标变换的改进NSGA-II算法,该算法可使得Pareto最优解分布更加均匀,并最终通过标准的测试函数验证了算法的有效性。