利用FN电流估计薄栅MOS结构栅氧化层的 势垒转变区的宽度

通过数值求解整个势垒的薛定谔方程，发现FN电流公式中的B因子强烈依赖势垒的转变区的宽度，而C因子则弱依赖于势垒的转变区的宽度．给出了一种利用WKB近似所得的处理电子隧穿存在转变区势垒的过程，并得到一个FN电流的分析表达式．它可用来估计薄栅MOS结构的栅氧化层的势垒转变区的宽度．在转变区的宽度小于1nm时，它与数值求解薛定谔方程的结果吻合得很好，表明该方法可以用来估计势垒转变区的宽度．实验的结果表明B因子随温度有较大的变化，这个结果验证了该方法的部分预测结果．     

20nm栅氧化层的制备及其特性研究

一前言在MOS集成电路中，栅氧化层的质量好坏直接影响到电路的性能、可靠性和成品率。随着超大规模集成电路技术的发展，对栅氧化的要求也越来越高。根据尺寸缩小原则，l微米CMOS要求栅氧厚度为20nm。有资料表明，当栅氧厚度小于40nm或更薄时，电路的失效主要是由棚的击穿造成的，因此超薄栅氧的质量尤显重要。本文主要从三个方面对20nm超薄栅氧进行研究：1）20nm椰氧的生长技术；2）氧化物电荷的控制，主要研究Qm的控制；3）氧化击穿电荷QBD研究，这是一个反映超薄栅氧质量及可靠性的参数。这三个方面的研究是相互关联的，必须统一考…     

先栅氧后场氧化MOS工艺研究

常规MOS工艺流程是先场氧后栅氧化。在场氧化过程中会产生许多影响其后栅氧化质量的因素，使栅氧化层质量难于提高。本研究从根本上改变这种流程，利用抗场氧化的Si3N4和一次氧化层直接作MOS管的栅介质层，可明显改善栅介质层质量，简化工艺，提高成品率，统来很好的经济效益，经过十多年的反复应用试验，证明该工艺确实可行。     

薄栅氧化层的TDDB研究

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿(TDDB)是评价薄栅氧化层质量的重要方法。本文重点介绍了TDDB的几种主要击穿模型和机理,比较了软击穿和硬击穿过程的联系与区别,并初步分析了TDDB与测试电场、温度以及氧化层厚度的关系。     

含氟超薄栅氧化层的抗击穿特性研究

对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。     

利用FN振荡电流测量超薄栅MOS结构的栅氧化层厚度

给出了一种利用 FN振荡电流的极值测量超薄栅 MOS结构的栅氧化层厚度和电子在栅氧化层导带中的有效质量方法 .利用波的干涉方法来处理电子隧穿势垒的过程 ,方便地获得了出现极值时外加电压和栅氧化层厚度、势垒高度、电子的有效质量之间的关系 .这种方法的最大优点是精确和简便 ,并可方便地应用于任意形状的势垒和势阱     

利用FN振荡电流测量超薄栅MOS结构的栅氧化层厚度

给出了一种利用FN振荡电流的极值测量超薄栅MOS结构的栅氧化层厚度和电子在栅氧化层导带中的有效质量方法.利用波的干涉方法来处理电子隧穿势垒的过程,方便地获得了出现极值时外加电压和栅氧化层厚度、势垒高度、电子的有效质量之间的关系.这种方法的最大优点是精确和简便,并可方便地应用于任意形状的势垒和势阱.     

热载流子应力下超薄栅p MOS器件氧化层陷阱电荷的表征

利用电荷泵技术研究了 4nmpMOSFET的热载流子应力下氧化层陷阱电荷的产生行为 .首先 ,对于不同沟道长度下的热载流子退化 ,通过直接的实验证据 ,发现空穴陷阱俘获特性与应力时间呈对数关系 .然后对不同应力电压、不同沟道长度下氧化层陷阱电荷 (包括空穴和电子陷阱俘获 )的产生做了进一步的分析 .发现对于 pMOSFET的热载流子退化 ,氧化层陷阱电荷产生分两步过程 :在较短的应力初期 ,电子陷阱俘获是主要机制 ;而随着应力时间增加 ,空穴陷阱俘获作用逐渐显著 ,最后主导了氧化层陷阱电荷的产生.     

斜坡电压法评价栅氧化层TDDB寿命

随着MOS集成电路向深亚微米方向发展,栅氧化层的电场强度越来越高,与时间有关的介质击穿(TDDB)效应成了更突出的可靠性问题.对栅氧化层TDDB寿命的评价一直受到人们的重视.主要评价方法有恒定电压法、恒定电流法和斜坡电压法.恒定电压法具有理论完善、所需仪器简单的优点.但由于栅氧化层的TDDB寿命主要取决于氧化层中的缺陷状况,随机性很大,很难选择合适的试验电压,大大限制了它的应用.恒定电流法也存在类似的问题.新的评价方法是斜坡电压法,它是在栅氧化层上施加从零伏开始随时间线性增加的电压,试     

MOS器件的栅氧化层抗HPM击穿效应的研究

随着集成度的不断提高,集成电路的绝缘层越来越薄.如CMOS器件绝缘层的典型厚度约为0.1μm,其相应的耐击穿电压在80～100V间.当器件特征尺寸进人深亚微来时,栅氧化层厚度仅为数纳米,而器件工作的电源电压却不宜降低,这使栅氧化层工作在较高的电场强度下,栅氧化层的抗电性能成为一个突出的问题.往往一个能量不算大的电磁脉冲,就可以让集成电路的栅氧击穿,将直接导致MOS器件的失效.     

栅隧穿电流分量研究

MOS器件尺寸缩减,导致栅氧化层厚度急剧减小,引起栅隧穿电流的迅速增大,对MOS器件特性产生了很大影响。该文基于此,重点分析和研究了栅隧穿电流分量及其特性,并针对四端MOS器件给出了相应的栅隧穿电流分量测试原理及构思。     

MOS器件栅介质层陷阱的表征方法

随着MOS器件按比例缩小,MOS器件的可靠性问题正成为限制器件性能的一大瓶颈。作为可靠性研究的一个热点和难点,MOS器件栅介质可靠性的研究一直是学术界和工业界研究的重点。普遍认为,栅介质中的陷阱是引起栅介质退化乃至击穿的主要因素,对栅介质中陷阱信息的准确提取和分析将有助于器件性能的优化、器件寿命的预测等。针对几十年来研究人员提出的各种陷阱表征方法,在简单介绍栅介质中陷阱相关知识的基础上,对已有的界面陷阱和氧化层陷阱表征方法进行系统的调查总结和分析,详细阐述了表征技术的新进展。     

含N超薄栅氧化层的击穿特性

研究了含N超薄栅氧化层的击穿特性.含N薄栅氧化层是先进行900C干氧氧化5min,再把SiO2栅介质放入1000C的N2O中退火20min而获得的,栅氧化层厚度为10nm.实验结果表明,在栅介质中引入适量的N可以明显地起到抑制栅介质击穿的作用.分析研究表明,N具有补偿SiO2中O3 Si@和Si3 Si@等由工艺引入的氧化物陷阱和界面陷阱的作用,从而可以减少初始固定正电荷和Si/SiO2界面态,因此提高了栅氧化层的抗击穿能力.     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系 .利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量 ,对相关击穿电荷进行了测试和研究 .结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点 .建立了 Si O2 介质击穿的物理模型并给出了理论分析     

薄栅氧化层相关击穿电荷

栅氧化层厚度的减薄要求深入研究薄栅介质的击穿和退化之间的关系.利用衬底热空穴注入技术分别控制注入到薄栅氧化层中的热电子和空穴量,对相关击穿电荷进行了测试和研究.结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡．提出薄栅氧化层的击穿是在注入的热电子和空穴的共同作用下发生的新观点.建立了SiO2介质击穿的物理模型并给出了理论分析.     

复合型栅氧化层薄膜双栅MOSFET研究

通过对硅膜中最低电位点电位的修正,得到复合型栅氧化层薄膜双栅MOSFET亚阈值电流模型以及阈值电压模型。利用MEDICI软件,针对薄膜双栅MOSFET,对四种复合型栅氧化层结构DIDG MOSFET(Dual insulator double gate MOSFET)进行了仿真。通过仿真可知:在复合型结构中,随着介电常数差值的增大,薄膜双栅器件的短沟道效应和热载流子效应得到更有效的抑制,同时击穿特性也得到改善。此外在亚阈值区中,亚阈值斜率也可以通过栅氧化层设计进行优化,复合型结构器件的亚阈值斜率更小,性能更优越。     

超薄栅MOS器件热载流子应力下SILC的产生机制

通过测量界面陷阱的产生,研究了超薄栅n MOS和p MOS器件在热载流子应力下的应力感应漏电流( SIL C) .在实验结果的基础上,发现对于不同器件类型( n沟和p沟)、不同沟道长度( 1、0 .5、0 .2 75和0 .13 5 μm)、不同栅氧化层厚度( 4和2 .5 nm) ,热载流子应力后的SIL C产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SIL C的产生与界面陷阱关系非常密切     

77KFowler—Nordheim电子注入和栅氧化层俘获特性研究

本研究了７７Ｋ下薄栅ＮＭＯＳＦＥＴ在Ｆ－Ｎ均匀注入时栅氧化层对电荷的俘获特性，发现沟道区上方栅氧化屋将俘获电荷，使阀值电压下降，而栅边缘氧化层地电子的俘获明显增强，并高于室温一的对应值，从而导致ＮＭＯＳＦＥＴ关态特性变差，沟道电阻增大，以及电流驱动能力的显降低，提出了栅边缘氧化层增强电子俘获的深能级中性陷机制。