GHz零时滞时钟树物理布图的虚拟通道布线算法

随着集成电路技术的发展和GHz频率的应用需求，已有的基于线长或RC延迟模型的时钟树布图算法已不能适用．针对GHz频率宏模块中时钟树的平面布图，依据流水线技术，提出一种虚拟通道布线算法；根据时钟树的拓扑结构，分别进行粗略布线和虚拟通道内的布线调整，完成时钟树的平面布线．该算法在开发软件原型ClockStar中得以应用．     

给定偏差约束下的时钟布线局部拓扑构造优化算法

提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生．实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容．     

一种基于结群的零偏差时钟布线算法

介绍了一种基于结群的零偏差时钟布线算法，该算法采用新的单元匹配策略，递归地把时钟节点划分成2个负载和半径比较均衡的子集，结合缓冲器的适当插入，产生一棵零偏差的时钟布线树。实验表明，结群处理对处理规模较大的电路快速有效，时钟延迟得到了明显减少。     

随程序规模动态调整的通道优化布线算法

针对常规层次型布图算法在大规模程序中布线混乱的缺点,借鉴Sugiyama层次布局算法,提出了一种随着程序规模动态调整的通道优化布线算法。通过将节点的通道数目与程序规模建立函数关系,以解决现有算法在布图时出现的线路重叠和效率低下的问题;在布图中结合广义张量平衡思想,以减少交叉并实现布图的美观性;并根据调用节点之间的相对位置关系,给出了相应的线路分配和申请策略,实现了布线的有序性。实践证明,该算法能够提高布图效率,有效地减少交叉,实现节点的有序布线和实现简单等优点。     

G-Tree:基于引力指向技术减少拐弯的Steiner树算法

提出一种基于引力指向技术、以减少拐弯数为目标的最小直角Steiner树构造算法G-Tree.利用一个节点受到其他节点的引力来决定它的移动方向,并采用引力加权以考虑减少拐弯数,生成Steiner树后对拐弯数进行了进一步优化.减少拐弯数有助于在布线阶段减少可能的通孔,从而增强电路的可靠性和可制造性.实验结果表明,G-Tree算法在减少布线树的拐弯数方面有明显的效果.     

14 nm工艺下基于H-Tree和clock mesh混合时钟树的研究与实现

在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H-Tree和clock mesh相结合的混合时钟树结构的设计方法,通过clock mesh和clock spine的布局优化整体时钟树的性能和稳定性。仿真结果表明,该混合时钟树能够结构显著提升时钟树性能,有效减少布线长度、时钟偏移以及传播延迟,降低PVT等环境参数的影响。     

确定无线传感器网络节点位置的一种算法

无线传慼器网络是一门获取和处理信息的新兴技术.文章针对无线传感器网络节点定位问题进行了研究,提出了一种新的节点定位算法.方法是在传感器网络中预先部署十分少量已知位置信息的伪节点,然后通过时钟定位算法,实现对节点位置的估计.仿真显示该算法具有较好的实用性.     

一个宏单元门阵上不等距网格的STEINER树算法及其实现

在三级系统双层门阵MALS2总体布线中,我们采用不等距网格宏单元模式总体布线图、节点勾链数据结构来支持总体布线。改进了收敛点的获取算法,提出了收敛方向概念,在此基础上实现了一个并行定向搜索的STEINER树算法,该算法特点是,各个顶点独立且并行地依据收敛方向朝各自的收敛点逼近,经过逐次合并形成STEINER树。该算法运行于三级系统双层门阵MALS2中,结果证明,该算法复杂度低,收敛时间短,结果令人满意。     

基于模拟退火方法的多级时钟树的构建

在时钟布线中,时钟信号和时钟偏差对电路性能的影响越来越明显。针对传统的时钟网络拓扑生成算法存在的不足,提出了时钟二叉树的“多级”模型并设计了基于模拟退火方法的时钟二叉树形成算法。用该算法对随机测试例子和标准标杆测试例子的测试中发现,较之传统的启发式算法,该算法能产生更好的测试结果。     

基于最优时钟偏差的无线传感器网络同步算法

针对无线传感器网络固有的时钟偏移和时钟漂移问题,研究了不同的时间同步方法对同步精度的影响。以簇形网络结构时钟同步原理为依据提出最优时钟偏差算法,应用卡尔曼滤波方法,以最优化递归方式对成员节点的时钟偏差进行最小调整。与一般簇形同步算法进行比较发现,该算法不仅可以提高同步精度,还可以减少节点能耗。仿真结果也表明,该算法能准确地描述同步精度问题,是一种有效的时钟同步算法。     

A single layer zero skew clock routing in X architecture

With its advantages in wirelength reduction and routing flexibility compared with conventional Manhattan routing, X architecture has been proposed and applied to modern IC design. As a critical part in high-performance integrated circuits, clock network design meets great challenges due to feature size decrease and clock frequency increase. In order to eliminate the delay and attenuation of clock signal introduced by the vias, and to make it more tolerant to process variations, in this paper, we propose an algorithm of a single layer zero skew clock routing in X architecture (called Planar-CRX). Our Planar-CRX method integrates the extended deferred-merge embedding algorithm (DME-X, which extends the DME algorithm to X architecture) with modified Ohtsuki’s line-search algorithm to minimize the total wirelength and the bends. Compared with planar clock routing in the Manhattan plane, our method achieves a reduction of 6.81% in total wirelength on average and gets the resultant clock tree with fewer bends. Experimental results also indicate that our solution can be comparable with previous non-planar zero skew clock routing algorithm. Supported in part by the National Natural Science Foundation of China (Grant No. 60876026), and the Specialized Research Fund for the Doctoral Program of Higher Education (Crant No. 200800030026)     

Reliable buffered clock tree routing algorithm with process variation tolerance

1 Introduction The clock distribution network design is a very challenging task, because the per-formance and functionality of the whole synchronous system directly depend upon the clock signals. Clock skew is manifested by a lead/lag relationship between the clock signals. Conventional clock designs always demand a zero clock skew system, since they think that clock skew may limit the maximum operation frequency. Exact zero skew was first accomplished in ref. [1], and then DME (Deferred-Mer…     

高频时钟网络布线拓扑结构的曼哈顿平面切割线生成算法

在传统的Planar-DME拓扑划分算法的基础上,提出一种将欧几里德平面上的拓扑连接线转换成曼哈顿平面上的切割线并建立虚拟通道的算法,来进行连线调整,完成时钟网络的零时滞平面化布线．算法在开发软件原型Clockstar中得以应用。     

改进的ZigBee树路由算法

ZigBee树路由被广泛应用于多种领域,其特点是源节点向目的节点发送数据包时不需要路由表从而减少系统开销。树路由必须沿着树型拓扑发送数据,数据发送的路径往往不是最优的,这就造成了一定的局限性。提出一种基于邻居表的树路由算法,节点发送数据时通过查询邻居节点信息来计算下一跳地址。实验结果表明,改进算法在一定程度上解决原有树路由算法不灵活的缺点,提高了路由效率。     

IP／DWDM光因特网中一种基于人工免疫算法的QOS组播路由算法

本文提出了一种IP／DWDM光因特网中基于人工免疫算法的QoS组播路由算法，当QoS组播请求和需求区间给定时，能够找到一棵基于QoS的柔性费用近优组播路由树。该算法基于人工免疫算法构造QoS组播路由树，并基于波长图对树进行波长分配，将路由和波长分配集成到一个过程中，同时考虑了负载平衡。仿真结果表明，算法为IP／DWDM光因特网中的组播应用构造的QoS组播路由树是可行和有效的。     

LR-WPAN捷径式能量均衡树路由算法研究

针对LR-WPAN网络中ZigBee树路由算法存在的不足,在综合考虑单个节点的生存周期和整个网络能量消耗的基础上,提出一种捷径式能量均衡树路由算法。通过在节点中使用邻居表以及表中添加动态剩余能量标志位,结合路由跳数、节点和网络的能量状态设计路由算法。运用仿真实验与原始树路由算法进行分析对比,表明改进后的路由算法有效地降低了路由开销和网络节点间的延时,提高了节点存活率和路由效率,达到优化网络能效,延长网络生存周期的目的。