TDI CCD驱动时序的研究及CPLD实现

TDI CCD（Time Delay Integration Charge Coupled Device,TDI CCD）相机具有低噪声、高灵敏度、高量子效益、高分辨率、线性度好、动态范围大等特点,在实际应用中具有广阔的前景。采用IL-E2线阵TDI CCD芯片,通过分析其结构及时序要求,提出了一种基于CPLD的IL-E2线阵TDI CCD的驱动电路设计方案。并在QuartusⅡ7.0上利用Verilog HDL硬件描述语言设计了其驱动时序逻辑。最后通过实验验证本驱动时序发生器能够使TDI CCD清晰成像。     

基于FPGA的TDI-CCD时序电路的设计

为解决TDI-CCD作为遥感相机的图像传感器在使用中所面临的时序电路设计问题,文中较为详细地介绍了TDI-CCD的结构和工作原理,并根据工程项目所使用的IL-E2TDI-CCD的特性,设计了一种基于现场可编程门阵列(FPGA)的TDI-CCD时序电路,其驱动时序使用标准的硬件描述语言VHDL编写,时序仿真的波形效果相当理想。工程应用的结果表明,该设计具有一定的先进性和实用性。     

基于TDA8783的CCD相机电路设计

TDA8783是一款专用于CCD相机的10位模数接口芯片,具有强大的功能可编程特性.本文在分析TDA8783工作原理的基础上,选用FPGA器件作为硬件设计载体,完成了CCD视频信号处理硬件电路及PCB板设计.使用VHDL语言对TDA8783的初始化设置和驱动时序发生器进行了硬件描述.并针对ALTERA公司的EP2S60F484C3E进行了RTL级仿真及配置.     

CCD时序电路与数据缓存器的一体化设计

在分析了Samoff公司的VCCD512H面阵型CCD图像传感器驱动时序关系的基础上,结合某CCD相机电子系统的总体要求,完成了基于FPGA驱动时序发生器与数据缓存器的一体化设计.选用Xilinx公司的XQ2V3000系列FPGA作为硬件设计平台,运用VHDL语言对驱动时序电路和数据缓存子系统进行了描述,并采用Alter公司的Ouartus Ⅱ集成设计软件对设计进行了RTL级仿真及配置.仿真结果表明,所设计的基于FPGA一体化时序与数据缓存子系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机控制系统进行可靠的串行通信,从而检测和控制相机的工作状态.     

高分辨高灵敏度CCD图像传感器驱动时序设计

在分析面阵CCD图像传感器结构和驱动时序基础上,针对高分辨率高灵敏度ICX694ALG大面阵CCD图像传感器,研究其驱动时序发生器;以现场可编程门阵列(FPGA)作为硬件平台,通过Verilog HDL硬件描述语言对该驱动时序发生器进行了硬件描述,采用ISE软件进行功能仿真,并针对XILINX公司的可编程逻辑器件XC3S1000进行了硬件适配;仿真测试表明,FPGA驱动时序发生器能够满足高分辨高灵敏ICX694ALG大面阵CCD图像传感器驱动要求,达到了设计要求。     

基于FPGA的线阵CCD驱动时序发生器设计

在分析TOSHIBA公司的TCD1702C型线阵CCD驱动时序关系的基础上,结合现场可编程门阵列FPGA器件和VHDL硬件描述语言,采用QuartusⅡ3.0软件平台与仿真环境,设计了可调节曝光时间的CCD驱动时序发生器,并阐述了其逻辑设计原理。     

基于CPLD的TDI/CCD图像传感器驱动时序设计

提出了基于CPLD(复杂可编程逻辑器件)实现TDI/CCD(时间延时积分、电荷耦合器件)驱动电路的方法。选用Altera公司的MAX7000AE系列CPLD作为硬件设计平台,运用VHDL语言对驱动时序进行硬件描述,采用QuartusII对所设计的驱动时序发生器进行了仿真。测量与仿真结果证明是可行的。     

基于FPGA的高帧频面阵CCD驱动控制设计

针对面阵CCD KAI-1020在高帧频工作模式下的驱动要求,以FPGA作为控制单元及时序发生器,完成CCD高帧频工作模式下的硬件及软件设计,仿真验证了驱动时序的正确性,完成了硬件电路的调试与试验。成像实验表明,该设计满足了CCD KAI-1020在双端口输出模式下成像的各种驱动控制功能,图像分辨率为1 000×1 000,帧频达到48 f/s。     

基于小波变换的多光谱光电耦合器件图像仿真

为了仿时间延迟积分光电耦合器件(TDI CCD)输出信号,选取一幅真彩色BMP图像作为源图,通过小波变换将图像放大,放大图灰度化,再将源图分解为红、绿、蓝三色图像,将四幅图进行量化级调整得到有红、绿、蓝、全色四部分组成的仿TDI-CCD图像,较接近TDI-CCD光电转换产生的图像格式。利用仿TDI-CCD图像产生TDI-CCD信号,辅助相机设计和研制,替代CCD在研制阶段进行调试,在CCD到货前就可以进行相机设计,另外还避免了直接用CCD调试遇到的风险。     

基于FPGA的TDICCD驱动时序设计

在分析TDICCD器件驱动时序关系的基础上.设计了可选积分级数的驱动时序发生器.作为卫星上的有效载荷.TDIC-CD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同积分级数,提高成像系统的灵敏度.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用Quartus Ⅱ对所设计的驱动时序发生器进行了仿真.系统测试结果表明.所研制的驱动时序发生器可以满足TDICCD驱动要求.     

基于FPGA的Camera Link视频信号转换与控制系统设计

为了增加Camera Link格式的视频信号传输距离和实现在相机工作中曝光时间的实时自动控制,设计了基于FPGA的视频转换与控制系统。将Camera Link格式转换为LVDS格式,这样可以增加传输通道的传输距离;同时,根据当前场景在FPAG的控制下自动实时调节图像传感器的曝光时间。经过系统传输后,图像采集系统可以得到稳定和高质量的图像。     

基于FPGA的SDI到Camera Link视频接口转换系统设计

针对具有SDI接口输出的相机,采用Xilinx公司Spartan-3E系列的XC3S250E作为主控制芯片,设计并实现了由SDI输入到Camera Link输出的视频接口转换系统.详细介绍了SDI信号的电缆均衡、重新定时锁相、解码电路以及FPGA的数据流解交织、存储、彩色空间变换和Camera Link时序发生模块等....     

采用FPGA的高速CCD相机的时钟发生器

采用IL－E2 TDI CCD做为传感器，与计算机构成了成像系统，并在计算机CRT上显示出图像。主要介绍高速CCD相机的工作时钟产生电路的设计，采用大规模集成电路FPGA实现了该工作时钟驱动电路，采用AHDL语言对工作时钟驱动电路进行了硬件描述，并利用Max Plus2软件对所设计的工作时钟驱动电路进行了仿真，最后对FPGA器件进行了编程和硬件电路调试，进而实现了整个CCD相机的控制。     

图像采集系统的面阵CCD驱动电路设计

详细介绍了基于面阵CCD器件的图像采集系统的构成,通过对CCD图像传感器ICX424AQ的驱动时序及数模转换芯片AD9943转换时序的分析,设计了用于图像采集的CCD驱动电路,并采用FPGA进行了实现。采用双线性插值算法,从表面覆盖Bayer彩色滤波阵列的CCD图像传感器获得全彩图像,图像数据以DVI格式实时发送到LCD屏上显示。     

基于线阵 CCD 的数据采集电路设计

论文对线阵CCD的采集电路进行了研究,设计出线阵CCD的硬件电路。并选用日本SONY公司的三通道线阵CCD传感器芯片ILX558K作为成像器件,分析了CCD驱动电路的逻辑要求,应用现场可编程门阵列技术（FPGA ）实现了线阵CCD传感器的驱动时序。同时,论文利用EDA工具PADS9．3完成了数据采集电路 PCB的设计,并制作出样板。最后进行了元器件的焊接和调试。     

基于FPGA的CCD低噪声测量系统设计

为了提高电荷耦合器件(CCD)一维尺度无接触测量系统的精度和集成度,设计了以现场可编程门阵列(FPGA)器件为核心的测量系统。对CCD输出信号进行低通滤波和相关双采样技术处理,降低了CCD信号噪声。模拟信号转换为12位数字信号后,传输至FPGA内嵌的FIFO中,提高了系统的集成度和稳定性。使用Verilog HDL语言对驱动时序发生器进行了硬件描述,并通过夫琅禾费单缝衍射实验来验证系统的可靠性和精度,实验表明:该系统稳定,精度达到0.82%。     

高帧频CCD驱动电路设计

为了实现由Kodak KAI0340D CCD（Charge Coupled Device）组成的新型图像采集系统,需要设计专门的CCD时序驱动电路。使用Xilinx Spartan3AN FPGA（Field Programmable Gate Arrays）设计时序产生电路,经过驱动芯片MAX4426和ISL55110驱动,再经过箝位电路箝位,得到了满足CCD要求幅度和时序的驱动信号。经实验验证该方法产生了满足CCD要求的驱动时序,实际测试时CCD帧频达到了205.6frame/s。     

棉花“三丝”自动剔除装置中图像采集系统的设计与研究

棉花＂三丝＂的图像采集是棉花异纤在线分拣装置的关键环节,本文针对棉花图像的特点,选择了合适的光源、CCD相机,结合Camera Link协议,利用PFGA＋DSP的方式设计了整个图像采集系统,为后面的图像处理工作提供了良好的硬件平台。     

高帧频面阵CCD实时显示系统设计

为了能够在特殊环境下拍摄到最优的图像,需要实时地调整相机参数,这要求实时显示拍摄的图像。使用FPGA配合通用Camera Link采集卡,设计了一套通用性很强的高帧频面阵CCD实时显示系统,使用Verilog HDL语言编写CCD驱动程序,能够通过USB实时调整相机的工作参数,使相机工作在最佳状态,使用KAI340D CCD在205.6fps的帧频下测试,系统工作良好,满足了实验需求。     

一种自适应精确调节CCD曝光时间的方法

在设计微光CCD ICX659ALA的驱动电路和驱动时序的基础上,提出了一种自适应精确调节曝光时间的方法。它以CCD读出时钟周期为单位调节曝光时间,提高了系统的响应速度和对外界的适应能力。选用FPGA器件作为硬件设计平台,采用Verilog语言对驱动时序进行描述。在QuartusⅡ下的仿真结果和示波器观测结果表明设计的...