基于Montgomery的RSA高速低成本实现

给出一种支持多种位数RSA算法加密芯片的完整设计方案。采用改进的Montgomery模乘算法和LR模幂算法,根据大数运算的特点和降低资源消耗的需要改进主要运算电路的结构,并采用全定制IC的设计流程进行实现。实验结果表明,该方案结构简单,节省了面积,且能达到较高的性能。     

一种新型的基于Montgomery的模幂器结构

大数模乘是许多公钥密码体制的核心运算，也是运算效率提高的瓶颈。基于Montgomery模乘算法，该文提出了一种改进的快速模乘及其模幂算法，由于采用了新的booth编码，算法的循环次数减少近一半，因此性能提高近一倍。模幂器采用新型的保留进位加法器(CSA)树，此结构无须对每次模乘的结果求和。实验表明，在97MHz时钟频率下，1 024-bit模幂器的波特率为184Kb/s，适合于设计高速的公钥密码协处理器。     

RSA高速模乘单元的设计

论文分析了Montgomery算法,利用迭代加法之间的并行性提出了一种流水并行工作的硬件模乘结构。该结构具有时钟频率高,模幂运算时间短的优点,适合于RSA的模幂运算,可以极大提高RSA加密运算的效率,同时其体系结构适合于高阶Montgomery算法的实现。FPGA实现的结果表明,512位的高速模乘单元工作频率74.27MHZ;1024位的高速模乘单元工作频率73.94MHZ。模乘单元的面积与位宽成正比,而工作频率基本不变。基于此结构,512位的RSA运算时间为1.78ms,1024位的RSA运算时间为7.08ms。     

Montgomery算法的改进及其在RSA中的运用

Montgomery算法被认为是计算大数模乘的最快的算法。详细叙述了它的理论基础和算法原理,加以改进并应用在RSA模幂运算中。     

一种改进的RSA模幂乘算法

模幂乘运算是RSA算法中的主要内容,传统的模幂乘运算是将指数化为二进制数进行迭代,指数2k进制化算法是其改进的算法,能缩短指数的序列长度,减少迭代次数。本文在此基础上介绍一种改进的算法,通过实例分析,改进后的算法可以提高运算速度。     

RSA模乘器硬件优化设计

在分析RSA算法的基础上，着重对核心的模乘运算进行了优化，并在FPGA上对改进后的模乘算法以及1024位的RSA密码算法进行了仿真。实验结果表明，优化效果较为理想。本文涉及RSA模乘器能够较好地满足现代电子政（商）务，变电站远程通讯等应用系统的实时性要求，具有良好的应用前景。     

Montgomery模乘算法的改进及其应用

Montgomery算法是目前最适合于通用处理器软件实现的大整数模乘算法。1996年,Koc总结了该算法的五种实现方法：SOS、CIOS、FIOS、FIPS和CIHS,并指出CIOS方法综合性能较优。首先深入分析了FIOS实现方法,并通过消除进位传递和减少循环控制等手段,提出了一种改进方法IFIOS。然后将该方法应用于模幂计算,给出了基于滑动窗口技术的Montgomery模幂算法。最后理论分析和实验结果表明,该改进将FIOS的执行速度提高了约54%,与目前常用的CIOS方法相比,亦有较大的优势。     

基于余数系统蒙哥马利模乘器的RSA密码算法

当前RSA 密码算法无法实现RSA 加解密阶段大数模乘运算,因此提出基于余数系统蒙哥马利模乘器的RSA 密码算法.依据余数系统模计算性能优势,构建二进制数值表示形式与运算法则表达式.采用Xilinx Virtex-Ⅱ平台与双模式乘法器,创建余数系统蒙哥马利模乘器硬件部分,通过四状态调度控制器控制模乘器.基于模乘器算术逻...     

蒙哥马利算法在RSA中的应用研究

蒙哥马利算法是一种快速的模乘算法,广泛应用于公钥密码体制中,例如RSA、Elgamal算法的基本运算。对RSA的数学理论基础及加解密的过程进行阐述,对蒙哥马利算法进行深入的研究,详细叙述其理论基础和算法原理,对其在RSA的应用进行理论推导,并提出改进的方向。     

一种适于硬件实现的快速模乘算法

RSA算法是目前应用最广泛的一种公钥加密算法,随着人们对加密安全性和加密速度要求的提高,硬件实现加密算法成了密码学应用的一个趋势。模乘算法是模幂算法的核心,基于Montgomery算法,结合Booth2算法的思想,文章给出了一种改进的高效算法,并且通过FPGA实现。对该算法和参考文献中算法的性能进行了比较,可以看出这一改进算法在速度和面积上优于现有的算法。     

分割式Montgomery模乘运算的线性高基心动阵列新结构

本文基于提高并行性、加速模乘的思想，利用分割操作数的方法，提出了分割式Montgomery模乘算法（PMMM），并且基于C．D.Walter发明的心动阵列结构，提出了新的线性高基心动阵列模乘结构，较好地实现了PMMM。对于基r（r=2^w）的n位模乘运算，Walter使用（n＋1）（n＋2）个PF来实现Montgomery模乘，我们用n＋2个PE实现Montgomery模乘，最大并行性为Walter的2倍。将此结构应用于模幂运算，仅需一次预计算便可使得非平方模乘的输入输出延迟为walter中的1/2，且平方模乘延迟与其相当，从而提高了模幂的运算速度。当然，考虑到对速度和硬件资源的不同需求，我们也给出了使用n/2＋1个PE来计算模乘、模幂的实现算法，并做出了相应的数据分析。     

Montgomery模平方算法及其应用

分析Montgomery模乘算法的设计思想和模平方中乘法的计算过程,通过引入两种新的平方计算方法以及对Montgomery算法的优化,提出适合于通用32位处理器实现的Montgomery模平方算法。将该方法应用于模幂计算,给出基于滑动窗口技术的Montgomery模幂算法。实验结果表明,该算法能将模幂的计算速度提高9%~12%。     

基于250位模乘平台的Tate对最终模幂算法的改进

在只支持250 bits模乘的硬件平台上,实现457 bits的二元扩域Tate对Miller算法的（双线性对的一种）最终模幂运算。在计算过程中采用一种改进的Montgomery模乘算法和中国剩余定理算法。通过具体数据实现双线性对最终模幂的运算,使用数学软件Sage来验证这种改进方案的正确性。通过理论分析和数据计算可以证明使用该方案可实现457 bits最终模幂。     

Radix-8 Booth译码Montgomery模乘的RSA算法的设计和硬件实现

提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方法上使用基于系统级算法的快速设计流程,在系统级设计阶段确定模乘和RSA整体算法的实现方案,并对其评估及优化,缩短了RTL阶段的设计时间,加快了设计思想到硬件实现的转化.实现方案在自行设计的FPGA开发板上通过验证,并进一步转换为ASIC设计综合.     

基于流水线技术的并行模幂算法硬件实现

针对R-L模幂算法并行硬件实现成本高的问题,提出一种流水线形式的模幂运算结构.采用流水线技术对模幂算法中Montgomery模乘运算进行硬件设计,并由此构建模幂运算结构,实现并行模幂运算,降低硬件成本.同时对模幂算法中预处理和后处理步骤进行优化,以减少迭代次数.Virtex-2系列现场可编程门阵列原型的实现结果表明,在保证并行模幂运算速度的前提下,该结构的硬件实现成本近似为传统并行结构的1/2,且数据吞吐率更高,可达14 Mb/s.     

RSA算法在TMS320C62x中的高速实现

根据TITMS320C62xDSP的结构和指令执行周期的特点,该文提出了一种优化的Montgomery模乘算法犤2犦,该算法适于TMS320C62xDSP,节省内存空间,大大提高了运算速度。模长为1024bit的一次RSA签名所用时间仅为12.1ms,一次签名验证时间仅为1.5ms,性能十分优越。