盘中孔凸起失效探讨

随着电子产品可靠性需求的日益提升,产品封装密度的不断增加,类似盘中孔在焊后出现凸起已经不是一个可以忽略的工艺问题。文章从电流密度、镀层厚度、树脂凸起的高度、树脂的处理方式、盘中孔孔径、塞孔树脂的种类等几个方面探索盘中孔凸起失效的原因;通过DOE试验设计,结合相关的数据分析工具,快速、有效的确定了盘中孔凸起失效主要影响因子;结合实验结果,通过优化流程设计及工艺参数,并在实际生产中验证,完全改善了客户产品凸起失效现象。     

散热密集孔爆板分层改善探讨

随着电子产品应用技术的不断更新以及功能的完善,板件的散热性能要求越来越高,因此大量的散热密集孔设计应用于印制线路板,由此带来散热密集孔分层的问题。本文通过对密集散热孔裂纹区域的分析、研究,对VIP散热密集孔设计、钻孔参数、烘烤参数进行了试验验证,并提出了散热密集VIP孔爆板分层改善的方向。     

密集孔PCB板电镀参数探讨

PCB电镀参数最终决定成品的铜厚,一般情况下,全板电镀成品的铜厚与药水深镀能力、产品尺寸、电镀设备效率息息相关。与此同时,产品孔密度分布同样对最终电镀完成铜厚有很大的影响,本文将从PCB孔密度分布的要素展开分析,从而阐述不同孔密度分布对电镀的影响。     

电镀填孔凹陷偏大不良的改善

电镀填盲孔技术是高密度互连(HDI)板制作最关键、最重要的技术之一,而凹陷偏大会影响后续工艺进行甚至电路板的性能.本文针对一种在垂直连续电镀填孔中出现的底部凹陷偏大进行深入研究,通过对设备排查及调整,最终彻底解决问题,为制程改善提供依据.     

叠孔类多阶HDI板制作难点探讨

以一款16层的叠孔三阶HDI板的制作为例,讲述该类产品的制作难点、控制重点和注意事项等,为同行技术工作者制作该类产品提供参考。     

多层HDI板叠孔制造工艺研究

随着目前电子产品不断朝小型化、轻便化、多功能化的方向发展,高密度互连HDI印制板势必会广泛应用于各种电子产品。本文主要介绍了一种叠孔制作时各个细节控制方法及薄板使用垂直电镀工艺生产填孔电镀的可行性。     

多层HDI板叠孔制造工艺研究

随着目前电子产品不断朝小型化、轻便化、多功能化的方向发展,高密度互连HDI印制板势必会广泛应用于各种电子产品。文章主要介绍了一种叠孔制作时各个细节控制方法及薄板采用垂直电镀工艺进行填孔电镀的可行性。     

填孔电镀品质可靠性的研究和探讨

填孔电镀是满足PCB高密度化、更小化、更便宜的一种重要途径,随着电子行业和PCB行业的高速发展,填孔电镀的需求量增长迅速,填孔电镀的应用也日广泛,填孔电镀的生产难度也相应增加。填孔电镀是一种新工艺流程,相对普通电镀铜而言,其反应机理复杂,过程控制更难监控,品质可靠性低。本文主要讲述填孔电镀反应机理,并通过DOE试验来探讨如何提升填孔电镀工艺能力和品质可靠性。     

印制板盘中孔工艺分析及可靠性研究

高密度、高可靠性印制板大尺寸BGA采用单盘盘中孔设计趋势越来越普遍.文章紧紧围绕盘中孔工艺流程,首先对行业标准中盘中孔铜包覆镀层及铜盖覆层验收规定进行解读,然后采取工艺过程分析和设计专项试验验证的方式,从复杂盲孔叠层结构对标准符合性的挑战、树脂研磨及塞孔方式对盘中孔平整性及非塞孔的影响、铜盖覆镀层缺陷对焊接性能的影响等...     

高多层印制板树脂塞孔连接盘脱落改善

5G通讯用高多层印制板（层次≥10 L）为解决排线密集度高和孔径及间距小的问题,主要采用填孔覆盖电镀（POFV）工艺生产方式。但因板材热膨胀系数匹配度及铜厚附着力等原因,会产生树脂塞孔连接盘（Pad）脱落难点。文章通过POFV工艺掉连接脱落产生原因机理分析和DOE设计实验测试验证,分析及找出掉连接脱落真因,制定相对应改善措施。     

ENIG黑焊盘的原因分析及其对焊点质量的影响

本文利用扫描电子显微镜(SEM)和X射线能谱分析仪(EDS)以及金相切片等物理分析手段,研究了化镍浸金(ENIG)焊盘润湿不良及焊后发黑的根本原因,即镍层由于遭受浸金药水的过度攻击而产生了严重的氧化腐蚀。镍层的腐蚀不仅会降低焊盘可焊性,也会极大减弱焊点界面的结合强度,造成焊盘润湿不良或焊点开裂失效。     

Effect of polishing pad with holes in electro-chemical mechanical planarization

Electro-chemical mechanical planarization (ECMP) process dissolves copper ions electrochemically by applying an anodic potential on the copper surface in an aqueous electrolyte, and then removes a copper (Cu) complex layer by the mechanical abrasion of a polishing pad or abrasives in the electrolyte. The ECMP process is a low pressure polishing method for metals such as copper, aluminium (Al) and tungsten (W) on dielectric materials such as silicon dioxide, low-k (LK) and ultra low-k (ULK) dielectrics, comparing to the amount of defects by the traditional Cu chemical mechanical planarization (CMP). The polishing pad used in the ECMP process is a conventional closed cell type pad (IC 1400 K-groove pad) with holes. It supplies the aqueous electrolyte to the copper surface and removes the copper complex layer. The material removal rate (MRR) and MRR profile were simulated and tested according to the changes of the wafer overhang distance (WOD) from the platen and the electric contact area (ECA). In order to derive the design rule of the system, the experimental results are compared with the simulation results. After the ECMP process, it was verified that the within wafer non-uniformity (WIWNU) was lower than 2% using the relatively uniform ECA pad (C-type) under the smallest WOD condition. The experimental results well matched the simulated results.     

关于厚板镀厚铜要求的电镀探讨与实践

文章讨论了厚铜箔PCB板镀铜和图形电镀铜的生产制作工艺,指出厚铜箔PCB普遍存在的孔铜厚度不均匀和一般厚度偏低的解决途径和操作方案。     

Electroless Ni/Immersion Au interconnects: Investigation of black pad in wire bonds and solder joints

Black Pad was observed on Electroless Ni/Immersion Au (ENIG) wire bond pads. Thick immersion Au on highly corroded electroless Ni was detected. It was determined that the pads were electrically connected to the Cu ground plane due to a Ni bridge formed inside normally open photovias. The mechanism of the bridge formation was verified and preventative actions were taken; it was demonstrated that formation of Black Pad could be switched on and off. The mechanism of Black Pad formation is proposed to be defective ENIG plating involving variation of both the electroless Ni and immersion Au plating processes. The intermetallic structures of solder joints on the above pads were studied. The study was conducted on both defective and non-defective pads to show differences in intermetallic structure and composition. Me₂Sn₄ and Me₂Sn₂ (Me=Cu, Ni, and Au) intermetallics were formed on non-defective pads, which nucleated on the Ni layer and grew inside the molten solder. However, only the Me₃Sn intermetallic was formed on defective pads inside the corroded Ni Layer. Both mechanisms of intermetallic formation were found on pads with mildly corroded Ni and intermediate Au thickness (4.5–7 in).     

厚铜板盲孔缺胶改善探讨

随着模块电源的不断开发与发展,厚铜印制板的生产越来越受到业界的关注和重视。由于表铜较厚,在钻孔/层压/蚀刻/阻焊等制程均有区别于普通PCB加工的工艺控制和难点,且随着布线密度的增加,厚铜板采用盲埋孔设计工艺的比例也越来越高,这进一步加大了工艺加工难度。文章就厚铜板盲孔缺胶问题展开了一系列分析和探讨,并通过工艺优化进行了有效改善,大大提高了生产品质及一次良品率。     

精确测定戴维南定理等效电路参数的方法探讨

介绍几种精确测定戴维南等效电路参数的方法。     

“电路理论”课堂教学探讨

本文结合具体实例对电路理论课堂教学过程中的几个重点问题,即电压和电流关联与非关联参考方向、等效的概念及等效变换、受控电源的处理及正弦稳态电路的相量分析等问题做了详细的分析,并总结了便于学生学习和理解的教学思路,为电路理论的教学提供了有益的建议。     

杆轨电路等效机理的讨论

杆轨电路能完成机电间的等效,对其的理论研究具有一定的意义,在实际应用中也有较为广阔的前景。本文讨论包括两个方面,一是把电学参量等效为力学参量,二是用力学元件组装成电学元件。通过磁场、动生电动势及杆轨电路,可将机电紧密结合于一体。     

柔性凸点热-结构耦合应力应变有限元分析

建立了芯片尺寸封装焊点的柔性凸点三维有限元分析(FEA)模型,对该模型进行了热-结构耦合有限元分析,研究了热-结构耦合条件下柔性凸点温度场和应力应变的分布规律,对比了有无柔性层结构的凸点内应力应变的大小,分析了柔性层厚度、上下焊盘直径对柔性凸点应力应变的影响。结果表明:柔性层结构有效降低了凸点内的应力应变;随着柔性层厚度的增加,凸点内最大应力应变减小;随上焊盘和下焊盘直径的增加,凸点内最大应力应变的变化无明显规律。     

论有效推进质量改善小组活动的激励法

本文从实践运用需求出发,以诺基亚实际开展的成功事例,论述了激励法对促进质量改善小组活动的有效性。