基于System Generator的 CORDIC算法DDS的FPGA实现

基于DDS(直接数字频率合成器)的原理,采用XILINX公司的软件system generator,搭建了基于CORDIC算法的全流水线DDS系统,它不仅比传统查找表式的DDS系统节省了大量存储器资源,达到较高的运算速度,而且利用较新的DSP工具实现了系统的快速设计。     

基于System Generator的干扰模块设计

快速实现干扰算法和产生干扰信号是干扰机设计过程中重要的工程问题.基于此提出了基于System Gener-ator的干扰模块设计方法.通过Simulink和System generator搭建干扰算法电路,设计常用干扰样式,在现场可编程门阵列(FPGA)中直接生成电路设计.本设计方法可以快速生成干扰样式的电路,具有易复...     

基于System Generator的Gardner算法设计与实现

采用Gardner算法,对QPSK调制解调系统中的位同步系统进行设计与实现,大大提高了系统性能和资源利用率.重点阐述采用FPGA开发环境System Generator系统设计工具进行位同步设计与实现的方法,并在Lyrtech SFF SDR DP(Lyrtech 小型软件无线电开发平台)上进行硬件协同仿真与验证,同时给出了相应的仿真波形.仿真结果在软件无线电技术及应用方面有着重要的理论研究价值,在开发设计上可大幅度地缩短开发周期,节约成本.     

基于FPGA的DDS设计

利用现场可编程门阵列(FPGA)设计并实现直接数字频率合成器(DDS).结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率闻的关系.DDS具有高稳定度,高分辨率和高转换速度,同时利用Altera公司FPGA内的Nios软核设置和显示输出频率,方便且集成度高.     

基于FPGA的DDS信号源研究

文中详细阐述了基于FPGA利用Quartus II实现DDS(直接数字频率合成器)模块的方法。根据DDS原理对其进行系统建模,采用verilog HDL语言实现各个模块的功能,并且在开发环境下进行了仿真。该信号源可以输出方波、三角波以及正弦波三种波形,其与传统的信号源相比较,具有波形质量好、精度高、设计方案简洁、易于实现、便于扩展与维护的特点。     

混合仿真下DDS的改进研究与实现

基于高性能FPGA实现的DDS电路是某些对于控制方式、置频速率等方面有特殊要求场合的最佳选择。通过把DDS的核心部件——相位累加器改进为回旋相位累加器,使得存储波形数据的ROM空间降低50%,频率分辨率提升了1倍。另外,在QuartusⅡ,VC与Labwindows/CVI的混合仿真环境下,使得设计完全避免了硬件平台的限制,增加了硬件实现的成功率。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

DDS原理及基于FPGA的实现

本文主要介绍了DDS的原理及通过FPGA来实现。     

利用DDS技术的通用调制器设计及FPGA实现

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。为了提高系统的静态可重复编程和动态在系统重构的特性,采用Altera公司的DSP Builder开发软件和直接数字频率合成技术,介绍了一种基于FPGA的通用调制器的软件设计过程,整个系统便于编程、修改以及升级改进。     

基于VHDL编程的DDS设计

分析了DDS的设计原理,基于VHDL语言进行系统建模,对DDS进行参数设计,实现了可重构的IP核,能够根据需要方便的修改参数以实现器件的通用性。同时利用QuartusⅡ编译平台完成一个具体DDS芯片的设计,详细阐述了基于VHDL编程的DDS设计的方法步骤。     

DDS技术实现可调信号发生器

介绍采用DDS技术、FPGA芯片和D/A转换器,设计一个频率、相位可控的多种输出波形信号发生器。基于QuartusⅡ软件设计实现,并下载至FPGA器件,使用SignalTapⅡ嵌入式逻辑分析仪进行实时测试。经过软件仿真和电路测试,输出波形达到了技术要求,能够满足多种试验的需要,且性能稳定,使用灵活,节约试验成本。     

基于FPGA和DDS技术的任意波形发生器设计

根据现代电子系统对信号源的频率稳定度、准确度及分辨率越来越高的要求,结合直接数字式频率合成器（DDS）的优点,利用FPGA芯片的可编程性和实现方案易改动的特点,提出了一种基于FPGA和DDS技术的任意波形发生器设计方案。采用VHDL和原理图输入方式,在QuartusⅡ平台下实现该设计的综合和仿真,用Matlab对仿真数据进行处理及显示,验证了设计的正确性。通过设置参数可以灵活控制输出频率和分辨率。     

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。     

基于FPGA和DDS技术的正弦信号发生器设计

该系统由FPGA、单片机控制模块、键盘、LED显示组成,采用直接数字频率合成（DDS）,D/A以及实时计算波形值等技术,设计出具有频率设置功能,频率步进为100 Hz,频率范围为1 kHz-10 MHz之间正弦信号发生器。该系统的频率范围宽,步进小,频率精度较高。     

DDSIP核设计及其在信号发生器中的应用

本文介绍了DDS（直接数字频率合成）的基本原理,对其组成部分进行了理论分析,并在ISE7．1开发平台下,采用VHDL语言进行了DDS行为描述,采用ModelSim软件进行仿真,实现了一个可重载的DDSIP核,能够得到正弦波、三角波、锯齿波和矩形波信号,信号频率可以根据设置任意改变。本文对设计构架和各子模块以及仿真结果均有详细说明。     

基于FPGA的DDS信号发生器设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计并实现了一个频率、幅值可调的信号发生器,同时阐述了该信号发生器的工作原理、电路结构及设计思路。经过电路调试,输出波形达到技术要求,证明了该信号发生器的有效性和可靠性。     

基于DDS的励磁恒流源设计

针对某型磁性材料性能测试仪激励恒流源的具体要求,采用了基于直接数字频率合成技术的信号发生器设计方法,重点研究了由FPGA设计DDS信号发生器的系统设计原理、硬件构成,以及在Quartus开发环境下,采用硬件描述语言Verilog HDL完成信号发生器的累加器、波形存储表、幅度控制及滤波控制功能,并使用Modelsim进...     

CPLD实现DDS信号源的设计

利用CPLD在高速数据处理方面的特点设计出以VHDL硬件描述语言为设计输入,以ALTERA公司的EPM7256芯片为设计载体,基于DDS技术的任意波形信号发生器。该信号发生器能同时输出两路信号,输出信号的频率和两路输出信号之间的相位差可以步进调整。通过Max Plus开发软件的时序分析表明,该设计具有高精度的频率和相位调节能力,相位调整的分辨率为12位,频率调整的分辨率为32位。实测结果表明,所讨论的方法和研制的系统是可行的、有效的。     

基于DDS的高分辨率信号发生器的实现

在介绍直接数字频率合成(DDS)技术基本原理的基础上设计一种信号发生器。通过介绍整个电路的工作原理，提出了一种改进信号发生器输出分辨率的方法。经过分析说明了这种方法是可行的。