基于ARM9的高速数据采集系统的实现

随着雷达、通信、遥测、遥感等技术应用领域的不断扩展,人们对数据采集系统的采集精度、采集速度、存储量等都提出了更高的要求。针对当前数据采集系统的缺点,提出了基于ARM9的数据采集系统的设计。详细论述了信号调理,时钟产生,数据存储与传输,抗干扰等关键技术及采取的相应措施。经实践证明,该设计方案具有采集精度高,数据采集速度快,数据存储量大的优点。     

基于嵌入式Linux系统的ARM高速数据采集设计

以S3C2410和现场可编程门阵列（FPGA）为核心结合直接内存存取（DMA）技术设计了高速数据采集系统,重点研究了嵌入式Linux操作系统下DMA设备驱动程序的设计方法。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于ARM7的工业控制数据采集系统的研究

在现代工业控制中利用计算机进行高速数据采集已成为其重要组成部分,但是仅靠单片机等进行工业控制还存在着不完善的地方。为此提出基于嵌入式的数据采集方法,并根据目前嵌入式系统的发展现状,选定ARM7芯片STM32F103VBT6作为主控芯片,给出系统框图并设计了前端调理电路、A／D转换电路、调试电路。采用Linux操作系统,在Linux平台上进行了应用程序设计。实践表明,嵌入式数据采集系统提高了系统的可扩展性和灵活性,在工业测量与控制领域有较为广阔的应用前景。     

基于ARM Cortex-M3的多路数据采集系统的设计

数据采集是获取信号对象信息的过程。本文设计了一个基于ARMCortex-M3处理器的数据采集系统,利用内置的丰富的外设资源,实现多路模拟输入电压信号的连续采集和顺序转换,通过RS232串行通信将转换结果在PC接收端显示,并产生PWM方波信号,实现对现场电压信号的实时监测。     

基于FPGA和ARM的实时数据采集显示系统

针对同时满足高速的A/D采集、高速率的数据传输和实时显示且便于携带实际应用需要,研究设计了基于FPGA+ARM的实时数据采集的嵌入式平台。采用FPGA控制A/D完成高速数据采集,通过串口总线实现了平台内部FPGA和ARM之间指令的下达和数据的上传,最终实现在ARM上通过Qt应用程序对A/D采集的数据进行实时显示。     

高速嵌入式数据采集系统研究

数据采集系统在监测系统和故障诊断中占有重要的位置,其性能直接影响了监测和故障诊断的准确性。计算机技术的发展提高了采集系统的速度和精度,本文主要对高速嵌入式采集系统的组成、软件和硬件的设计、程序的设计进行研究,将嵌入式技术同现代的数据采集技术结合在一起,实现高速度、高精度的数据采集。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。     

基于FPGA的高速数据采集系统的设计

传统的以MCU为架构的数据采集系统,在用于高速数据采集时往往力不从心,而FPGA以其并行的数据处理方式,可以更好地满足于工程数据的采集。本文结合高速FPGA的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现时序控制,以FPGA作为采集系统的核心,对采集到的数据通过USB口传输到计算机。该系统具有电路结构简单、功耗低、数据传输方便等优点,可用于电压、电流、温度等参量的采集系统中。     

基于CPLD／FPGA高速数据采集系统的设计

针对传统数据采集与处理系统存在运算能力差,扩展难度大等缺点,采用CPLD/FPGA可编程逻辑器件、ARM32位嵌入式微处理器、FIFO存储器、USB接口设计多功能的高速数据采集系统,并设计出系统硬件结构和软件流程.该系统可实现对各种模拟信号的数据采集和处理,实用性强,可靠性高,编程灵活,数据采集和传输速度快,具有很好的应用和发展前景.     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

基于FPGA高速数据采集的解决方案

随着接口速度和带宽的不断提高，有必要对高速数据采集问题进行研究。如何在高接口速率的情况下正确采集到有效的数据，成为目前要解决的问题。解决此问题的方法是采用Xilinx Virtex 4 FPGA的ChipSync或Altera Stratix Ⅱ FPGA DPA（动态相位调整）两种不同技术，并介绍了Altera DPA技术在高速源同步接口的实际设计过程。使用这两种技术的结果是在数据速率达到1Gb／s时。完成对有效数据的正确采集。     

基于FPGA与ARM的遥测数据网络化采集

现有的遥测接收机为PCI接口,需安装在工控机上使用,为实现设备小型化、便携化,设计实现了小型网络接口遥测解调模块,可配合带有网口的计算机使用。采用FPGA进行遥测数据的帧同步与IRIG-B时码解调,将接收到的遥测数据添加时码后发送给ARM处理器中的Linux系统,并编写Linux 2.6下的FPGA驱动程序,实现FPGA数据的读取,然后通过网卡以TCP/IP格式发给主机,主机实现数据存储与显示。     

基于FPGA和ARM的高分辨力图像压缩系统

介绍了由清华大学自主研发的高分辨力图像压缩系统的硬件架构和工作原理.在正常工作频率下(100 MHz),系统可以完成对分辨力为1 600×1 200×24 bit的彩色图像17 f/s(帧,秒)的压缩.经过对图像在不同码率下的压缩测试,本系统的图像压缩性能与JPEG2000标准近似.     

基于FPGA的高速数据采集系统的设计与实现

高速数据采集系统主要由AD、FPGA和DSP组成。该系统的采样精度为12 bit,采样率为100 MSPS。首先介绍了系统中AD部分的两种前端调理电路的设计与实现,并作了对比,然后介绍了AD的时钟电路,说明了基于Verilog的FPGA程序设计过程。通过调试优化后可以在DSP中稳定、纹波较小地读到AD量化后的数据。     

基于FPGA的高速数据采集存储系统的设计

结合数据采集在航天遥测中的应用,介绍了基于FPGA的高速数据采集存储系统的设计方法。给出了硬件原理框图及软件时序图,并阐述了其工作原理。介绍了该系统的可靠性结构设计。通过实践证明此系统采编存储效果良好,值得推广。     

基于ARM和FPGA的嵌入式高速图像采集存储系统

文中设计实现了基于ARM和FPGA的嵌入式高速图像采集存储系统,采用双SRAM"乒乓"读写操作和嵌入式CF卡存储等方法,解决了嵌入式图像实时采集存储的难题.提高了图像采集的速度和应用领域,具有实际的使用价值.