CMOS 3～5GHz超宽带低噪声放大器的设计

设计了一个应用于超宽带(UWB)系统的3~5 GHz超宽带低噪声放大器.电路由二阶切比雪夫滤波器,电阻并联反馈,两级共源共栅结构,源级跟随器组成.低噪声放大器采用0.18 mCMOS工艺进行设计,利用ADS 2006 A进行仿真.结果表明,低噪声放大器在3~5 GHz带宽范围内噪声系数(NF)小于2dB,功率增益在23.9~24.8 dB之间,输入端口反射系数小于-10dB,输出端口反射系数小于-15dB,IIP3为-11dBm在1.8 V的电源电压下,核心电路功耗为10 mW.     

限幅低噪声放大器的设计

限幅低噪声放大器是雷达接收机非常重要的一部分,它决定接收机灵敏度和动态.阐述了放大器几个重要指标,FET管在低频段存在潜在不稳定性以及消除不稳定的方法和措施.最后以某型号产品限幅低噪声放大器为例,简要介绍了利用AHSOFT公司微波电路设计软件设计放大器设计方法.     

基于GaAs pHEMT工艺的0.1 GHz～8.0 GHz低噪声放大器

基于0.25μm GaAs pHEMT工艺,设计了一款工作频率为0.1 GHz～8.0 GHz的超宽带低噪声放大器,采用单级共源共栅(cascode)结构,使用电阻并联负反馈扩展了低噪声放大器的带宽,并且采用电感中和技术补偿了高频增益与提高频率响应。仿真结果表明：该款低噪声放大器的分数带宽高达195%,噪声系数小于1.32 dB,最高增益为21.2 dB,1 dB压缩点为16 dBm。在砷镓化合物工艺设计的低噪放中,本文拥有195%的分数带宽,较高的增益和较低的噪声系数。     

基于SiGe BiCMOS工艺的5GHz低噪声放大器的设计

基于0.18μm SiGe BiCMOS工艺,设计了一款应用于WLAN 802.11频段的低噪声放大器(LNA).采用了共射级的两级级联结构,发射极运用电感负反馈,有效地提高了增益和线性度.仿真结果表明,在5~6GHz工作频段内,小信号增益S₂₁达20.5 dB,噪声系数NF低于2 dB,正向传输系数S₁₁小于-19 dB和反向传输系数S₂₂小于-18 dB,实现了较好的输入输出匹配.     

0.18μm CMOS 5.1GHz低噪声放大器的设计

一种基于TSMC 0.18μm CMOS工艺的5.1GHz频率下的CMOS低噪声放大器。采用源极电感负反馈共源共栅电路结构,使放大器具有较高的增益和反相隔离度,保证较高的品质因数和信噪比。利用ADS对电路进行调试和优化,设计出低功耗、低噪声、高增益、高稳定性的低噪声放大器。通过ADS软件仿真得到较好的结果:在1.8V电压下,输入输出匹配良好,电路增益为16.12dB,噪声系数为1.87 dB,直流功耗为9.84mA*1.8V。     

2.4GHz低噪声放大器的研究

低噪声放大器是对来自天线的微伏级信号进行放大的射频接收端的放大模块。该低噪声放大器主要由输入匹配网络、微波晶体管放大器和输出匹配网络组成。匹配网络采用微带线形式建立，微波晶体管采用NPN硅晶体管BFP420。利用Microwave Office进行电路仿真和优化。该放大器满足小信号放大器的指标要求，可以用于射频接入电路的前端。     

0.1～2GHz超宽带低噪声放大器

利用Aglient-ADS软件,设计了一个频段在0.1～2GHz的超宽带低噪声放大器.选用噪声较小稳定度较高的BFP420晶体管,采用两级反馈式的设计原理并用ADS软件进行建模,优化以及S参数和谐波平衡仿真,获得增益大于29dB、噪声系数NF1.5dB的仿真结果.最后通过精心调试,使得测试结果和仿真结果达到了很好的一致性.     

新型3.1～6GHz高增益超宽带低噪声放大器

在传统的窄带达林顿结构放大器基础上,提出一种新型高增益超宽带达林顿结构低噪声放大器.该放大器采用高频低噪声晶体管,采用电感补偿技术和正实电阻补偿技术,保持了达林顿放大器高增益的优点,而且也取得了低噪声、良好输入输出匹配和宽带稳定性.通过优化设计,新型放大器在3.1~6 GHz内,增益S₂₁高达21 dB,变化不超过0.3 dB,噪声系数F为1.5~2.1 dB,输入输出反射系数S₁₁和S₂₂都小于-14 dB,在宽带内保持稳定.     

基于变压器反馈的紧凑型宽带低噪声放大器

运用变压器反馈技术,基于65 nm CMOS工艺设计了一款紧凑型宽带低噪声放大器。电路采用两级共源共栅结构,基于变压器的输入匹配网络实现了宽带输入匹配,漏源正反馈提高了电路的增益,漏源负反馈增强了其稳定性,电路总面积仅为0.156 mm²。仿真结果表明,设计的宽带低噪声放大器的最大增益为18.2 dB,3dB带宽为31～45 GHz, 1 dB带宽为32～44 GHz。在36 GHz时,最低噪声系数为4.5 dB,1dB带宽内噪声系数均低于5.2 dB。     

运用串联反馈技术设计S波段低噪声放大器

介绍了S波段低噪声放大器(LNA)的设计原理，阐述了利用电感串联反馈技术来实现放大器的噪声系数和输入匹配相互矛盾的两方面达到较好的折中，使得电路的结果达到最优。电路在Agilent公司的射频设计软件ADS2003进行仿真和优化，仿真结果是低噪声放大器在2．44GHz的工作频率下，增益G＞11dB，噪声系数NF＜1．3．     

基于ADS的2GHz低噪声放大器设计

该文根据对晶体管结构和低噪声放大器原理的分析,利用ADS软件设计了一个低噪声放大器。通过采用HBT晶体管,设计偏置电路、负反馈电路和输入输出匹配电路,实现在2GHz频率下,低噪声放大器绝对稳定,增益大于13dB,噪声系数低于1．0dB,输出驻波比小于1．3,输入驻波比小于2．5。     

CMOS低噪声放大器电路结构分析与设计

介绍了CMOS低噪声放大器的几种结构,研究了该放大器的噪声性能和相关制约因素,分析了电感反馈共源共栅结构,并在此基础上,讨论了在低功耗技术中采用的电流偏置复用结构,最后展望了CMOS低噪声放大器的发展趋势.     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3~6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S₁₁和S₂₂均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

5．8GHz／0．18μm低噪声放大器噪声分析

为了优化设计的5．8 GHz低噪声放大器(LNA)后仿真的各项性能指标,分析了LNA各部分寄生效应对整个电路噪声系数和增益的影响,提出了电路设计和版图设计中应采取的各种措施,使优化后的后仿真结果与前仿真结果基本一致．在考虑MOS管栅电阻和栅感应噪声电流的情况下,后仿真噪声系数为1．6 dB,前向增益为13．7 dB,功耗为8．3 mW,达到了802．11a系统集成的要求．最后给出了LNA版图和后仿真结果．     

改善放大器噪声性能的SiGe HBT几何参数优化设计

研究有源器件SiGe HBT的几何参数对单片低噪声放大器(LNA)噪声性能的影响.基于0.35μm SiGe BiCMOS工艺,研制了4款采用不同几何参数的SiGe HBT LNA.实验结果显示,在给定的偏置条件下,当发射极宽长比较小时,小范围改变发射极宽度对噪声系数(NF)改善微弱,但适当增长发射极条长和增加发射极条数明显降低了NF,且不牺牲增益.另外,与采用其他几何尺寸的SiGe HBT LNAs相比,选用器件发射极面积为A_E=4μm×40μm×4的LNA性能最优,在0.2~1.2 GHz内获得低至2.7 dB的噪声系数,高达26.7 dB的相关增益和最接近于50Ω的最佳噪声源阻抗.由于没有使用占片面积大的电感,放大器芯片面积仅为0.2 mm².     

L波段低噪声放大器的分析与设计

利用Advanced Design System（ADS）完成了L波段低噪声放大器（LNA）的设计。分析了实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响,并针对这些因素利用ADS进行了电磁仿真计算,最后给出了放大器的仿真结果和最终电路及测试结果。采用ATF-35143器件设计,达到了预定的技术指标,工作频率1.21GHz,增益G大于14dB,噪声系数NF小于0.5 dB,输入1dB压缩点大于5dbm。     

一种基于CMOS工艺的差分低噪声放大器设计

研究低噪声放大器(LNA)的结构以及性能参数,采用电路仿真软件ADS(Advanced Design System)设计一个基于台积电(TSMC)0.25μmCMOS工艺的2.5GHz差分低噪声放大器。通过在输出端增加共源极的优化方法,对其进行电路结构的改进,得到一个高性能的实用低噪声放大器,并利用版图软件CadenceVirtuoso对其实现版图设计。