应用于Virtex系列FPGA的IR-CLB资源的联合测试和诊断

FPGA(Field Programmable Gate Arrays)作为现场可编程门阵列,其丰富的内部资源和强大的功能越来越受到应用者的青睐.随着FPGA规模的增大,其可靠性问题日益受到重视.因此,如何保证FPGA可靠性成为了FPGA生产厂商和应用人员需要共同面对的问题.从FPGA的可靠性这一重要性出发,针对Virtex系列XCV300芯片的故障测试,根据互联资源的特点,创新性地提出了针对IR和CLB资源的IR-CLB资源联合测试方法.实现了IR和CLB资源的同时测试,并且利用FPGA底层布线工具得到了实际测试配置图形.     

基于测试系统的FPGA逻辑资源的测试

FPGA在许多领域已经得到广泛应用,其测试问题也显得越来越突出。文章针对基于SRAM结构FPGA的特点,以Xilinx公司的XC4000系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在BC3192V50测试系统上实现FPGA的在线配置以及功能和参数测试。它是一种基于测试系统的通用的FPGA配置和测试方法。     

FDP FPGA芯片的设计实现

研究了新型的FDP FPGA电路结构及其设计实现.新颖的基于3输入查找表的可编程单元结构,与传统的基于4输入查找表相比,可以提高约11%的逻辑利用率;独特的层次化的分段可编程互联结构以及高效的开关盒设计,使得不同的互联资源可以快速直接相连,大大提高了可编程布线资源效率.FDP芯片包括1600个可编程逻辑单元、160个可用IO、内嵌16k双开块RAM,采用SMIC 0.18μm CMOS工艺全定制方法设计并流片,其裸芯片面积为6.104mm×6.620mm.最终芯片软硬件测试结果表明:芯片各种可编程资源可以高效地配合其软件正确实现用户电路功能.     

FPGA重复配置和测试的实现

从制造的角度来讲,FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测.完整的FPG A测试包括两步,一是配置FPGA,然后是测试FPGA,配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构,在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率,配置数据称为TC,配置FPGA的这部分时间在整个测试流程占很大比例;测试FPG A则是指对待测FPGA施加设计好的测试激励并回收激励,测试激励称为TS.     

基于SRAM配置技术的FPGA测试方法研究

在FPGA的设计生产过程中,FPGA的测试是一个至关重要的环节.分析了基于SRAM配置技术的FPGA的结构组成及FPGA的基本测试方法.针对6000门可编程资源的FPGA,提出了一种基于阵列和长线线与测试CLB以及采用总线测试开关矩阵相结合的方法.该方法较利用与门或门传递错误信息的所需测试配置次数减少了一半,从而加快了测试速度.     

FDP FPGA芯片的设计实现

研究了新型的FDP FPGA电路结构及其设计实现.新颖的基于3输入查找表的可编程单元结构,与传统的基于4输入查找表相比,可以提高约11%的逻辑利用率;独特的层次化的分段可编程互联结构以及高效的开关盒设计,使得不同的互联资源可以快速直接相连,大大提高了可编程布线资源效率.FDP芯片包括1600个可编程逻辑单元、160个可用IO、内嵌16k双开块RAM,采用SMIC 0.18μm CMOS工艺全定制方法设计并流片,其裸芯片面积为6.104mm×6.620mm.最终芯片软硬件测试结果表明:芯片各种可编程资源可以高效地配合其软件正确实现用户电路功能.     

一种基于匹配理论的FPGA三级互连网络测试方法

针对FPGA中包含三级可编程开关的互连网络测试,该文提出了一种基于匹配理论的减少配置次数并且与阵列规模无关的测试方法。该方法通过建立结构测试图,按照图的道路长进行分块并应用最小覆盖和最大匹配的原理减少配置次数。对于不同的互连网络结构,与其它方法相比,该方法的配置次数至少减少了10%,并且与阵列规模无关。     

FPGA潜在缺陷测试技术综述

在FPGA的设计、生产过程中,测试是保证器件质量的关键步骤。针对FPGA典型的潜在缺陷,阐述了主流的FPGA测试方法,对各方法的优缺点做了简要对比和总结。同时提出了对构成FPGA的可编程逻辑资源、互联线资源、端口资源、内嵌核4大模块分别进行测试的分类测试法,分析每个模块的典型缺陷,归纳对应的测试方法。     

基于DSP的FPGA动态重构系统研究与设计

为了提高现场可编程门阵列（FPGA）的资源利用率,在介绍FPGA重构技术的原理和分类的基础上,讨论了Virtex-4系列FPGA的配置原理和动态重构的方法,并设计出数字信号处理器（DSP）配置FPGA的硬件方案来实现可重构系统。FPGA采用SelectMAP配置方式,实现配置逻辑的快速重构和局部动态重构,最后根据Virtex-4的配置流程和时序关系,给出了可重构系统配置的软件流程。经实验测试,该系统稳定可靠,可在1 s内完成5 Mbyte配置程序的动态重构。     

基于NIOS Ⅱ的FPGA配置技术

针对电子设备中现场可编程门阵列(FPGA)大量使用所带来的FPGA配置数据更新的需求,提出了一种基于嵌入式的多片FPGA配置数据更新技术.通过在FPGA内嵌入NIOS Ⅱ软核处理器来识别外部发送的配置数据,读写本地EPCS存储器,实现配置数据的更新.详细论述了使用Quartus Ⅱ SOPC Builder与Nios Ⅱ 9.0 IDE进行软硬件设计的过程,并与传统的FPGA配置方法进行了对比测试.测试结果表明这种技术应用更加灵活,效率高,易于在工程实际中实现.     

赛灵思共同创始人Ross Freeman因发明FPGA荣登2009美国发明家名人堂

2009年2月18日，全球可编程逻辑解决方案领导厂商赛灵思公司宣布，赛灵思共同创始人之一Ross Freeman因发明现场可编程门阵列（FPGA）荣登2009美国发明家名人堂。FPGA是一种可配置的电子线路，内含可配置逻辑元件和可配置互联元件。美国发明家名人堂是美国知名的非盈利性机构，其宗旨是奖励和推动创新和发明。每年都有一批新的发明家入选名人堂，以奖励他们的专利发明为人类、     

基于FPGA的高性能DAC芯片测试与研究

介绍了一种基于现场可编程门阵列（FPGA,field programmable gate array）的高性能数模转换器（DAC,digital to analog converter）性能参数的回路测试方法。以FPGA、DAC和模数转换器（ADC,analog to digital converter）等元器件为硬件测试平台,将待测数字信号转换成模拟信号再转换成数字信号,经过Matlab计算和分析后得到DAC芯片的静态特性参数和动态特性参数。其中失调误差为0.036%,增益误差为3.63%,信号噪声比为58 dB,信号噪声及失真比为57.75 dB,无杂散动态范围为62.84 dB,有效位数为9.3。测试结果表明：测试方法通用性好,精确度高,成本低。     

基于Flash和CPLD实现FPGA的配置

从传统的现场可编程门阵列（FPGA）配置方法入手,重点介绍了通过复杂可编程逻辑器件设备（CPLD）和片外Flash实现FPGA配置的方法,并给出了系统设计方案、硬件框图和软件流程图。     

基于Single-Term函数的FPGA互连资源故障高速诊断

针对面向应用的FPGA互连资源的BRIDGING桥接故障诊断,文中提出的利用SingleTerm函数故障检测结果测试方法。对于使用LUT的电路,本方法可以诊断单个互连资源STUCK-AT故障或者BRIDGING桥接故障,并可以把诊断BRIDGING桥接故障的测试配置次数减少50%左右。通过对于应用基准电路的仿真实验,验证本方法有效。     

基于扫描链的FPGA可编程逻辑模块测试

随着FPGA规模的不断增大和结构的日益复杂,FPGA的测试也变得越来越困难.由此提出了一种可配置的FPGA芯核扫描链设计,并讨论了基于扫描链的可编程逻辑模块（Configuration Logic Blocks CLB）测试.提出的扫描设计可以通过配置调整扫描链的构成,从而能够处理多个寄存器故障,且在有寄存器故障发生时,重新配置后能继续用于芯片的测试.基于扫描链的CLB测试,以扫描链中的寄存器作为CLB测试的可控制点和可观测点,降低了对连线资源的需求,可以对所有的CLB并行测试,在故障测试的过程中实现故障CLB的定位,与其它方法相比,所需配置次数减少50%以上.     

基于ATE的可编程逻辑器件测试方法

集成电路发展模式已从软编程、硬编程到软硬双编程方向发展,可编程器件已成为时代主流,对可编程器件的测试需求越来越多。首先介绍了可编程器件的概念和分类,然后针对目前主流的自动测试设备(ATE)做了介绍,接着详细描述了各种可编程器件的测试方法。该方法具有较强的通用性,可广泛应用于各种PLD、PROM、CPLD、FPGA等可编程器件的测试,对于实现可编程器件的产业化测试具有一定意义。     

NI最新推出PXI Express可重配置IF收发器

美国国家仪器有限公司近日推出当前最新针对射频测试应用的NI PXle-5641R可重配置IF收发器,它配备了双输入通道和双输出通道,并且同时引入Xilinx Virtex-5 SX95T现场可编程门阵列（FPGA）和PXI Express技术,有效地将中频（IF）收发器和可重配置I／O（RIO）性能结合在一起。     

PXIExpress可重配置IF收发器

针对射频测试应用的PXIe-5641R可重配置IF收发器配备了双输入通道和双输出通道,并且同时引入XilinXVirteX-5SX95T现场可编程门阵列（FPGA）和PXIExpress技术,有效地将中频（IF）收发器和可重配置I／O（R10）性能结合在一起。通过使用该模块,工程师可以充分利用NILabVIEWFPGA模块的灵活性和PXIExpress的高性能,更好地完成诸如射频测试、软件无线电、通信情报和通信系统设计等应用。     

一种基于JTAG的CLB内建自测试方法

针对Virtex-4型FPGA中可编程逻辑块故障检测的需求,提出了一种基于JTAG的内建自测试方法,并基于DEV++平台自行开发了基于并口的专用边界扫描测试软件.该方法可以比较可靠的检测FPGA中存在故障的可编程逻辑块,并能比较高的分辨率实现故障的定位.与传统的单故障检测方法相比,提出的改进型测试方法可以检测和定位多个故障CLB,并可以对故障类型进行诊断.实验结果表明:提出的测试方法可以精确的检测和定位存在故障的多个CLB,对具有类似结构的SRAM型FPGA具有普遍适用性.     

用于FPGA的高效可测性设计

近几年,现场可编程门阵列（FPGA）的设计和制造技术高速发展,对于FPGA的测试也成为了一个重要的问题,高效的可测性设计方案对于降低测试成本、提高测试覆盖率和测试效率起着决定性的作用。将FPGA的开关矩阵结构和可测性设计（DFT）技术相结合,实现了FPGA定制电路知识产权（IP）核的高效测试方案,利用自动测试设备（ATE）证明其有效性和可实现性。该设计实例是基于高速串行计算机扩展总线标准（PCIe）展开,在传统DFT流程上结合FPGA架构特性演化出的一种新的可编程高效可测性设计。