基于ML-AHB总线的家庭网关SOC设计

家庭网关是家庭信息化的关键设备。随着以IP核复用为基础的SOC设计技术的发展,片上互联变得越来越重要,要求使用多层总线,以提供尽可能高的带宽。采用ARM公司的高性能总线(ML-AHB,Advanced High-performance Bus),设计了一个家庭网关SOC。将3条主总线分别连接到ARM核的数据总线、指令总线和DMA总线,再将8条从总线连接到外围总线及外围存储器等。经系统验证,取得了很好的效果。     

家庭网关

文章介绍了家庭网关作为家庭智能化设备互联并获得In-ternet服务的桥梁,具有良好的发展前景.通过家庭网关的软硬件结构分析和不同实现形式的介绍,阐述了家庭网关实现的关键技术与标准.要构建一个低成本、高质量的普及型家庭网关,网关设备必须具备协议一致、升级方便、操作简便、高稳定性等特点.     

智能家庭网关

本文简要介绍了物联网智能家居系统及其重要组成部分,分析了智能家庭网关系统的用户接口和功能需求,并给出了智能家居系统的主要架构。     

家庭网关功能虚拟化技术研究

家庭网关强大的功能增加了设备成本和运维复杂度,因此家庭网关功能上移的理念应运而生。介绍了基于虚拟化的家庭网关功能上移技术的原理,提出了家庭网关功能上移的两种网络部署方式并分析了技术可行性,随后对比现有的家庭网关,进行了经济型分析,最后结合该技术标准化进展和产业链发展情况,分析其发展趋势和应用策略。     

基于EPON接入的家庭网关的设计与应用研究

运营商基于公用电信网提供集成话音、数据和互动视频的三网融合业务,对入户带宽的需求大大升级,对家庭网关设备的功能提出了更高的要求.文章在分析基于电信网络的家庭网关的应用和功能要求的基础上,设计了基于EPON接入的家庭网关设备,并参加了运营商组织的测试.     

基于ZigBee的家庭网关的设计与实现

ZigBee作为一种近距离,低复杂度,低功耗,低成本的无线自组网络通信技术,在工业信息化、家电智能化等方面有着广泛的应用。针对家电智能化应用,采用ARM平台并嵌入Linux操作系统和基于CC2530的传感器节点,设计了一种基于ZigBee的嵌入式家庭网关。介绍了软硬件平台的搭建和软件设计的流程,最后实现家庭网关的功能。最终在实现了ZigBee与TCP/IP协议之间转换的同时实现了对家电的远程实时控制。实验结果表明,ZigBee技术在家电智能化方面有很大的优势。     

智能家庭网关技术方案

随着宽带技术和家庭智能化业务的发展,智能家庭网关作为智慧家庭的网络入口和核心,越来越受到人们的关注。文章介绍智能家庭网关在家庭互联网中的作用和地位,对运营商与互联网厂商发展智能家庭网关的优劣势进行比较,分析运营商发展智能家庭网关的意义,对智能家庭网关的系统总体架构和功能进行研究,提出智能家庭网关的基础功能和扩展功能,在功能实现上给出具体建议,最后对智能家庭网关管理客户端的功能进行分类,并给出智能家庭网关管理客户端业务功能建议,为后续智能家庭网关的发展提供参考。     

基于电信网的家庭网关

下一代网络(NGN)业务的驱动和FMC融合的推动,以家庭网关为核心的家庭网络成为目前关注的焦点.家庭网关标准还处于起草的起步阶段,论证了家庭网络组网模型、家庭网关基本业务、基本功能、关键技术(如接入技术)、QoS、安全、管理及所存在的问题.     

基于电信网的家庭网关

下一代网络(NGN)业务的驱动和FMC融合的推动,以家庭网关为核心的家庭网络成为目前关注的焦点。论述了家庭网络组网模型、家庭网关基本业务、基本功能、关键技术(如接入技术、QoS、安全和管理技术等)及所存在的问题。     

智能家庭网关发展趋势研究

随着三网融合的迅速发展,用户对各类新兴家庭业务的需求也在逐步增加。作为整个家庭网络的核心,家庭网关扮演着重要的角色。本文首先介绍了家庭网关的概念和发展现状,然后分析了智能家庭网关的主要业务和关键技术,最后探讨了家庭网关的发展趋势及前景。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

SOC中的MBIST设计

随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流.为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键.DFT设计包括扫描设计、JTAG设计和BIST设计.另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的...     

一种基于SOC的FLASH替换设计

文中提出了一种片上FLASH替换设计方法,在不改变原FLASH控制逻辑的情况下,通过增加接口转换逻辑,在原FLASH控制接口与新FLASH IP接口之间进行功能与时序的转换,实现片上FLASH的替换。由于固化了已有的成功设计,从而大大降低了替换修改带来的风险。通过测试仿真,输出结果在接口功能和时序上都符合新的FLASH IP的工作要求,并在某SOC的FLASH IP替换中应用。     

一种基于JTAG的SOC测试电路设计及实现

提出了一种基于JTAG的新的测试电路设计思路.通过扩展JTAG指令,可以利用JTAG通信协议向SOC芯片中下载自定义的测试指令,并读回测试的最终结果.该方法可以对SOC内部的IP及存储器进行充分的功能测试,测试过程可灵活配置,可以快速定位测试中出现的问题.     

应用在激光测距的ARM SOC设计

本文阐释激光测距的基本原理、误差原因、电路系统设计方案,首次在激光测距领域引入SOC设计的理念,采用以高性能、低功耗ARM核为基础,配合丰富的外围模块电路,包括差频测相,频率综合,数据处理、存储、显示、通信等模块电路,先进的SOC设计方法使得激光测距系统方案的实现更加简易、可靠.     

基于Interconnect Matrix结构的多层AHB总线设计与实现

为了解决AHB片上总线有限带宽的问题,文中在其基础上,介绍了一种交叉互连矩阵结构的多层AHB总线,并从各子模块设计、以及各子模块之间的相互通信描述了多层AHB总线设计及其实现。最后对其进行系统级仿真,此总线结构极大地提高了片上系统传输带宽。     

基于IP 模块的片上系统设计

传统IC设计方法关注的是如何创建一个全新的设计并进行有效的验证。复杂的IP模块，嵌入式软件，不断增长的晶体管数量，这些都变成了传统方法日益沉重的负担，在片上系统SOC（system-on-chip)设计中，基于IP模块的功能组装正在逐渐代替传统的功能设计而成为主流的设计方法，本文介绍基于IP模块的片上系统的设计和验证。     

多层AHB系统中基于时分复用的高速从设备互连电路

片上系统在性能和功能上的突破性进展带来了新的挑战,包括大量IP模块之间的有效互连.虽然前人已经研究并实现了多种基于共享总线的多通道平行访问方案,但是当同一个IP块被多个通道同时访问时仍然存在数据传输的瓶颈.针对经常引起资源冲突的IP块,提出了一个基于时分复用的互连电路.该电路在同一个IP块被同时访问时重新安排传输信息,以时分复用的方式分配有限的资源.它将实现多个传输通道并行访问同一个IP核时不引入额外的延时,且对IP核是透明的.最后,在双层AHB总线系统的基础上实现了该电路.     

SOC技术及系统级低功耗设计

介绍了SOC设计中的IP核可复用技术、软硬件协同设计技术、SOC验证技术、可测性设计技术以及低功耗设计技术。对SOC低功耗设计中的瞬态功耗优化、平均功耗优化以及功耗的物理来源、电容充放电功耗、短路功耗、静电漏电功耗进行了分析。并对典型SOC设计中采取降低芯片和封装电容、降低电源电压,达到降低功耗的技术进行了研究。最后对系统级功耗设计中的电源系统低功耗设计、工作系统低功耗设计进行了探讨。