计算法DDS的实现及杂散性能分析

DDS是一种新型频率合成技术 ,应用日益广泛 ,但杂散含量高成为其进一步发展的瓶颈。本文首先简要介绍传统 DDS,然后对计算法 DDS做数字实现和频谱分析 ,最后比较 2种 DDS的杂散性能 ,得出计算法 DDS杂散性能优于传统 DDS杂散性能     

DDS频谱分析及一种新型的改善方法

从理论上分析了DDS频谱杂散的来源和特点,在此基础上讨论了一种新的DDS结构,采用扰码技术来抑制DDS相位舍位杂散,并且用计算机模拟表明这种新结构大大的消除了DDS的相位舍位杂散。     

跳频DDS频率合成器和射频调制设计与实现

DDS技术具有频率分辨率细、换频时间快、相噪好以及方便的数字调制等多项优良特性,但其输出杂散丰富限制了它的应用。文章主要介绍了一种采用全DDS设计跳频频率合成器和发端信道直接射频调制,通过对DDS杂散机理分析,给出了较完善的解决方案,使杂散得到了很好的抑制。     

DDS信号的杂散及抑制分析

DDS（直接数字频率合成器）技术由于有诸多优点而得到广泛的应用。但因其固有的数字特性,使其输出信号存在大量的杂散,如何抑制DDS技术产生的杂散问题,是当前研究的热点问题之一。文中在介绍DDS工作原理的基础上,分析了其输出频谱杂散的来源,进而提出了几种抑制杂散的方法,通过加扰动源破坏杂散的周期性,压缩数据和增大ROM的相对容量等,有效地改善了DDS频谱质量,对基于DDS技术的频率源的设计有一定的实用性和指导意义。     

DDS幅度量化杂散信号的频谱研究

杂散特性是影响DDS应用和发展的主要因素之一。文中对两类DDS幅度量化杂散信号的特性进行了分析和对比，在此基础上着重对无相位截断杂散时的幅度量化杂散信号进行了DFT分析和波形分析，得到几个关于其频谱特征和功率水平的重要结论，并通过计算机仿真考查了各种DDS参数对信杂比的影响。     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

对于DDS杂散信号抑制的分析和仿真

在DDS中，相位累加器的相位截断误差，幅度量化的有限长效应和DAC的非理想特性是DDS杂散信号的主要来源，其中相位截断误差对DDS输出信号性能的影响最大。本文在分析相位截断误差的基础上，分析、比较了几种抑制相位截断杂散信号的方法并给出了仿真结果，从而为软件实现DDS提供了理论基础。     

采用DDS技术的高性能雷达信号源

直接数字频率合成（DDS）是一种新的频率合成方法，具有频率分辨率高，切换速度快等优点，本文介绍了DDS原理和杂散性能，并从实际应用出发，设计出高性能的多种信号源。     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。     

DDS合成信号的频谱杂散性分析

直接数字式频率合成技术作为一种全数字系统,在硬件方面具有许多优点。但是受奈奎斯特定理、自身的结构缺陷以及目前数字器件工作速度的限制,DDS输出频率较低、杂散性能不够理想,在应用上受到了一定程度的限制。对DDS进行误差分析对于提高系统性能具有重要意义。介绍直接数字频率合成技术的原理,针对相位截断误差,对DDS合成信号的频谱杂散性进行了详细的理论分析,得到采样点数N与截断部分分母M与信噪比的关系曲线,给出了定量分析结果。并结合应用实践,讨论了不同因素对信噪比的影响,提出提高信噪比的方法和思路。     

基于DDS的快速频率源的研制

介绍了一种高性能直接数字合成（DDS）芯片的工作原理及特点,并给出了基于DDS设计快速频率源的方案,该频率源具有低相噪、低杂散、细步进、高速频率切换的特点。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

C波段小型化低相噪全相参频率综合器

提出了一种小型低相噪、低杂散的C波段全相参频率综合器设计方案。基带信号由DDS芯片产生,通过对环路滤波器和电路印制板的优化设计改善相噪和杂散性能,并与PLL输出的C波段点频信号进行上变频,得到所需信号。介绍了实现原理、相位噪声模型及设计方法。测试结果表明,在7.8GHz处,频综相位噪声≤-103dBc/Hz@100kHz,杂波抑制≤-61dBc。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

DDS杂散的抑制与仿真研究

依据直接数字式频率合成器（DDS）的基本工作原理，针对DDS中杂散与噪声的主要来源，综合分析了相位抖动法和延时叠加法的有效性，并运用MATLAB中的simulink建立了DDS仿真模型，通过对仿真结果的研究表明，只有选用合适的相位抖动注入，才能对DDS输出频谱中的杂散分量产生明显的抑制效果。