数字信号处理定点除法精度算法与计算思维

数字信号处理中由于有限字长而存在精度问题,因此不可避免地存在误差,包括数据和系数的量化误差、计算上的舍入误差以及最终在算法和系统实现上产生的误差。计算思维近年来得到了广泛重视和大力发展,计算思维的培养需要多学科融合和长期实践训练过程。结合计算思维重要思想分析了定点DSP芯片上定点除法运算精度的算法,包括除法运算特点和定点除法程序设计,并以TI公司代表性芯片为例说明了操作特点,最后讨论了如何快速实现高精度定点除法。     

两维FFT定点运算的误差分析

本文研究因数据字长有限而引起的两维FFT运算误差问题,通过理论分析和直接的模拟计算,得出了对“非相关”及“相关”两种两维数组进行两维FFT运算的误差估计公式。此外,还研究了在输入数据和FFT中间运算数据的字长不相等的情况下,FFT运算的误差问题。本文给出了各种不等字长情况下的计算结果,为有关硬设备的设计提供了依据。     

FFT算法的 DSP实现

在介绍FFT算法基本原理的基础上,提出一种基于DSP芯片实现FFT算法的方法。算法程序研究表明该方法可实现FFT运算,并能提高其运算速度和精度。     

频域数字脉冲压缩系统有限字长效应分析

本文提出了采用数字信号处理（ Ｄ Ｓ Ｐ） 芯片 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 实现线性调频（ Ｃｈｉｒｐ） 信号频域数字脉冲压缩（ Ｄ Ｐ Ｃ） 的方案．针对 Ｔ Ｍ Ｓ３２０ Ｃ６２ｘ 运算字长较短的问题,研究了有限字长效应的影响;对原码截断算法的字长误差进行了理论分析;并对原码、补码格式下定点截断和定点舍入算法的有限字长效应进行了仿真分析;讨论了输入噪声对字长误差的影响;并给出了一种解决有限字长效应的方案．     

改进的IIR滤波器避免运算溢出和定点DSP的实现

数字滤波器的设计是数字信号处理(DSP)领域的一个重要部分.在用定点DSP器件设计数字滤波器时,一个重要的问题,就是由于硬件字长精度有限,运算会出现溢出,因此在选择恰当的滤波器的定标参数后,必须注重选取有效的结构,以保证有足够的计算精度和避免运算溢出.     

用DSP56001实现1024点基2位反转算法FFT

随着数字信号处理技术的发展,开发应用高速DSP处理器芯片进一步提高运算处理速度是主要的发展方向。介绍了用DSP56001数字信号处理器芯片以及位反转算法实现24位定点字长1024点基2DITFFT的技术细节,经实测可在5.6ms内完成,这一处理速度在同类DSP处理器中是令人瞩目的。     

基于DSP的电力谐波装置研究

DFT/FFT是进行谐波检测的有效方法,其算法简单,易于实现。在改进DFT算法的基础上,利用CCS仿真与硬件DSP相结合的方式验证算法,通过将加窗插值FFT算法与改进DFT算法进行对比对数据进行分析,比较各次谐波幅值、相位以及频率的误差。利用信号发生器产生三角波进行DSP硬件测试,分析两种算法在通过数据采集、A/D转换后受到的精度影响,验证算法的实时性、准确性和稳定性。最终分析出在非同步采样时,改进DFT算法具有较高的检测精度,而加窗插值FFT算法实时性比较好。     

基于多核处理器BWDSP1042的FFT性能优化

博微DSP1042(BWDSP1042)是我国自主研发的一款高性能数字信号处理器.现阶段,由于BWDSP硬件计算资源和访存带宽限制,通过调优快速傅里叶变换(Fast Fourier Transform,FFT)算法结构运算时间仍可减少.基于高性能多核BWDSP1042体系架构以及指令编排原则,优化了基-2FFT算法结构,在充分利用硬件资源的同时减少了FFT算法的运算时间.使用Matlab程序验证FFT汇编算法的正确性,并与BWDSP100、C6678函数库中的FFT算法的实际运行周期进行对比.研究结果表明,512点、1024点、2048点定点复数FFT算法的运算时间比BWDSP100函数库中的FFT和C6678函数库中的FFT均缩短了一倍多.     

基于改进FFT算法的OFDM调制/解调模块设计

文章对传统FFT算法进行了改进,改进后的算法将N点DFT分解成二维√N点DFT的组合,在结构上更适合于用流水线方式实现FFT.文章首先对算法进行了推导,然后基于该算法设计了一个64点、32位字长的定点IFFT/FFT模块,用于802.11a中OFDM的调制/解调.与传统的流水线FFT比较,该模块中的复数乘法运算全部采用移位相加操作完成,因而消除了乘法器及旋转因子ROM的使用,降低了功耗.最后,对该模块进行了验证仿真.结果表明,在流水线饱和的情况下,该模块完成一个64点的FFT运算只需要8个时钟周期,在20MHZ时钟频率下,该模块的功耗为0.26W,完全能满足移动通信中对于高速度、低功耗的要求.     

TD-LTE下行信道估计的DSP实现

根据项目选定的硬件,权衡DSP实现复杂度和性能给出了利用LS算法来进行信道估计的DSP实现方案。主要从内存分配、运行效率以及计算精度方面对信道估计关键模块的设计进行了描述。分析DSP运行周期并搭建物理基带信号处理链路对比BER性能,结果表明该方案定点运算的误差小,具有良好的实时处理性能。     

智能机器人语音识别技术

给出了一种由说话者说出控制命令,机器人进行识别理解,并执行相应动作的实现技术。在此,提出了一种高准确率端点检测算法、高精度定点DSP动态指数定标算法,以解决定点DSP实现连续隐马尔科夫模型CHMM识别算法时所涉及的大量浮点小数运算问题,提高了定点DSP实现的实时性、精度,及其识别率。     

基于FPGA的快速傅里叶变换FFT处理器设计

FFT是DFT的快速算法,广泛应用于语音处理、数字通信、计算机等领域。该设计基于FPGA实现,采用基2时域抽取FFT算法,以倒序输入,顺序输出的方法实现字长为12位的256点FFT变换,将蝶形运算单元设计成为一种只需3个时钟周期就能进行一次蝶形运算的特殊结构,使蝶形运算的时间大大缩减。在系统仿真时以两个正弦波的叠加信号为测试信号,在Modelsim中进行仿真,验证设计的正确性。     

基于TMS320C6201的并行高速实时数字脉冲压缩系统研究

线性调频脉冲是最经典的大时宽-带宽积信号形式,但是这种信号的数字处理需要极大的处理量.本文研制了一个基于TMS320C6201的高速实时数字脉冲压缩系统,具有1600MIPS处理能力.针对TMS320C6201的特点,提出了在VLIW体系结构下,提高FFT并行运算效率的方法,从而使系统完成512点数字脉冲压缩的时间仅为124us,基本达到TMS320C6201的性能极限.针对系统定点运算的问题,提出了定点FFT的改进算法,可以兼顾运算速度和精度的要求;对所提出的定点算法的误差进行了理论分析,并在实际的系统中验证了理论分析的结果.研究并解决了系统实现中高速电路等关键技术问题.目前,该系统已成功应用于某雷达系统中,长期工作稳定可靠.     

选相合闸FFT算法的误差分析与对策

提出了一种基于DSP的同步采集的选相合闸系统.通过对FFT算法在选相合闸中产生误差的原因进行的理论和数学分析,得出了 FFT 算法测算相位的测算误差公式,并得出当采样时间为信号周期的整数倍时误差为零,并且通过Labviwe软件进行仿真验证.该选相合闸系统由DSP,锁相环电路和N分频器组成,控制采样频率随着信号频率的变化而变化,使其始终保持整数倍关系,从而消除测算误差.     

DSP芯片编程中数的定点运算

本文讨论了DSP芯片进行定点运算所涉及的一些基本问题，这些问题包括：数的定标、DSP程序的定点模拟、DSP芯片的定点运算等。这对于理解定点芯片实现DSP算法具有非常重要的作用。     

高性能HPOR CORDIC算法及实现

CORDIC算法在通信和图像处理等各个领域有着广泛的应用,但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用,本文提出了一种修正浮点CORDIC算法：高精度顺序迭代HPORCORDIC。该算法以接近定点的运算代价完成浮点运算迭代,运算速度和硬件实现规模与定点CORDIC相当,运算精度与浮点CORDIC相当,克服了定点CORDIC运算精度差,浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计,也可用于高性能DSP的设计。     

FFT在TMS320C54x定点DSP中的高效实现方法

介绍了实FFT的快速高效的原理及实现方法，适用于所有基于TMS320C54 x定点DSP的实FFT的运算。     

IIR滤波器的定点设计方法

通过一个已经成功地应用于移动通信系统的IIR滤波器的设计实例，说明了在通用DSP处理器仅支持定点运算且该处理器的字长有限的前提下，如何保证IIR滤波器的稳定性，以及如何保证滤波器在运算过程中不会发生溢出。     

单精度浮点数FFT的FPGA实现

文中首先讨论了多种FFT算法及其基本原理,实现了基2频率抽取算法,采用单蝶形顺序处理的结构实现单精度浮点数FFT处理器。根据自顶向下的设计思想,将整个设计划分为6个子模块,分别对子模块进行设计,最后组合成FFT处理器。然后,文中介绍了浮点数加法器和浮点数乘法器的硬件实现,在其中引入流水线,大大提高了数据吞吐量,提高处理速度。在中间结果缓存单元的设计中,调用Altera IP Core中的三口RAM,能够同时读写数据,大大节省了运算时间。最后对FFT处理器进行了功能仿真和时序仿真,做了详尽的分析测试。结果表明,单精度浮点数FFT处理器达到了较高的运算精度,可稳定运行在62.5MHz,完成一次256点浮点数复数FFT运算需要33.056μs。与DSP和单片机实现的FFT相比,在性能上具有一定优势。     

基于Nios的FFT算法软硬件协同设计

在深入研究Nios自定制指令的软硬件接口的基础上,利用Matlab/DSP Builder建立快速傅里叶变换FFT核心运算指令基本模型,然后用Altera公司提供的Singacompiler工具对其进行编译,产生Quartus Ⅱ能够识别的VHDL源程序,并将此程序在Nios中自定制成相关的FFT运算指令.利用自定制的FFT运算指令,在Nios中利用C语言编写基于Nios的FFT算法程序,实现了FFT运算的软硬件协同设计.经测试表明,将FFT算法加入到Nios嵌入式处理器指令集中,可以帮助系统完成复杂的数据处理任务,增强Nios系统的实时处理能力.该设计方法打破了软硬件间的屏降,大大加快了系统的功能验证.