基于FPGA的高速海量FIFO的设计

为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法.该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确有序的存取.另外,流水式处理的方式,也保证了输入输出数据的连续性.经过最终硬件的成型和下栽调试,验证了该方法的可行性和可靠性.该系统已经成功应用于视频的延时处理.     

高速大容量数据采集存储系统设计

介绍了高速、高精度大容量数据采集系统实现中的关键技术。详细描述了SDRAM控制 器、采集时钟电路设计、系统抗干扰措施等关键技术的实现途径。最后介绍一种基于PCI总线高速高精 度大容量数据采集系统。在该系统中ADC采用AD9430,存储介质采用高速大容量SDRAM,设计了专用 控制器实现对数据的采集、存储、读取等控制逻辑,并给出了系统测试结果。     

基于SOPC的弹光调制干涉信号高速数据采集

针对弹光调制干涉信号频率高的特点及实时处理的要求,设计一种基于SOPC(System on a Programmable Chip)技术的可脱离PC环境的弹光调制干涉信号高速数据采集平台。采用硬件设计和软件编程测试控制系统各部分IP核的方法,实现对弹光调制干涉信号的高速实时采集,将采集到的数据以DMA传输方式存储到两片DDR3 SDRAM。在FPGA控制下,软核处理器（Micro Blaze）将采集到的干涉信号进行实时处理。对卤钨灯光源经调制后的干涉信号进行实时采集和处理验证实验,其中系统各部分IP核的控制逻辑可以根据实际需求进行调整,满足实验实时处理的要求;实验结果表明,该系统可以对最大光程差为69.608μm的干涉信号进行实时采集与存储,采集的信号波形与实际弹光特性相一致。     

基于FPGA的数据采集系统设计与实现

设计并实现了一种基于FPGA的高速数据采集系统,后端系统用于采集目标ADC芯片的数字输出,将采集后的数据传输至PC机再进行分析。数据采集系统采用DDR2 SDRAM存储、千兆以太网(Gigabit Ethernet,GE)传输设计,在Altera Stratix III FPGA平台上进行了测试与应用,最终成功采集1GByte的数据,连续没有数据丢失。     

基于FPGA的多通道实时地震勘探采集系统设计

针对目前地震勘探采集系统通道数少、实时性差,造成地质勘探工作效率低和勘探成本增加的问题,设计一款基于FPGA的多通道实时地震勘探采集系统,可实现地震勘探中地震波信号的48通道实时采集。该系统以FPGA为主控核心,6块8通道24位高动态范围的Δ-Σ型ADC芯片对地震波信号进行多通道采集,在采集过程中,利用IP核控制2 Gb的高速DDRⅡSDRAM存储器对采集数据实时存储,采集完成通过RS 485串口通信实现远距离数据传输。实验测试结果表明,该地震勘探系统具备48通道实时采集能力,具有存储容量大、实时性好、系统稳定的特点。     

基于USB3.0接口的高速数据传输系统设计

针对目前存储测试系统中存有的数据传输慢,经常出现错误的显著问题,设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片,采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIFⅡ通用可编程接口和手动DMA通道,实现了USB 3.0同步从FIFO模式的高速数据传输。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输,能有效解决大容量数据采集后的数据高速传输问题。     

基于USB2.0和DDR2的数据采集系统设计与FPGA实现

采用DDR2SDRAM作为被采集数据的缓存技术,给出了USB2.0与DDR2相结合的实时、高速数据采集系统的解决方案,同时提出了对数据采集系统的改进思路以及在Xilinx的Virtex5LX30FPGA上的实现方法。     

一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

DDR SDRAM在高速数据采集系统中的应用

针对当前实现高精度、高速、高存储深度的数据处理已成为电子行业亟待解决的关键问题,通过对现在几种常用的存储器进行比较,对DDR SDRAM的基本原理及其在实现高速、高存储深度的数据处理中的应用进行了介绍,最后给出结合DDR SDRAM实现高速数据采集系统的设计流程。     

基于FPGA的狄克型辐射计数据采集系统设计

为了对辐射计检波输出后的信号进行采集和存储,设计了一个基于FPGA的狄克型微波辐射计数据采集系统。该系统以FPGA芯片EP2C8Q208为主芯片,以AD7606为模数转换芯片,以SDRAM为存储芯片,并在SOPC中添加了自定义的IP核,进而在FPGA中搭建NIOS II软核来控制AD采集数据并将其存储到SDRAM中,同时也可通过串口或网口将其发到上位机中,该系统简化了电路并具有较好的可移植性。经试验验证,该系统能有效的工作。     

基于FPGA和DDR3 SDRAM的大规模查找表设计与实现

针对高速大容量数据读写的广泛需求,提出一种FPGA控制DDR3 SDRAM实现大规模高速查找表的方法。该方法采用Altera公司Cyclone V系列的 FPGA,在Quartus II开发环境下,利用Verilog HDL编程语言,通过状态机来描述对DDR3 SDRAM的各种时序操作,设计了用户自定义DDR3 SDRAM控制器。搭建了测试系统进行测试,同时使用SignalTap II逻辑分析仪对控制器的工作流程进行了调试和验证。最终测试结果表明,查表准确且速度达到了40M次每秒。     

基于FPGA的WIM压电式车辆动态称重信号采集系统的设计

为解决汽车动态称重系统中，实现多通道称重传感器信号采集的问题，设计了一款基于“FPGA”的WIM压电式车辆动态称重传感器的多通道高速数据采集系统，该数据采集系统可实现对多车道动态称重传感器信号的同步采集、存储、传输和处理。采用FPGA作为信号采集单元，带有2片2G的高速数据存储SDRAM模块用于多通道的数据存储；采用分辨率为16位，采样率为1Msps的AD采集模块，设计可实现最多16通道的信号采集。上位机系统中搭载嵌入式操作系统，用于完成动态称重的信号处理，其通过PCIe总线可实现与FPGA的数据传输。经过实验验证，该数据采集系统可同步实现16通道，车辆以最高120Km/H时速行驶通过压电式动态称重传感器的信号采集、存储和处理。     

基于SoPC的高速图像采集模块的设计

研究了一种基于SoPC技术的嵌入式高速图像采集控制模块的设计方案。该模块通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV 7181和SDRAM。实现了图像的高速A/D转换、存储等功能。由于采用SoPC和DMA控制技术,该模块具有设计灵活、图像采集速度快和扩展性好等优点。     

一种用于高速数据采集的SDRAM控制器

同步动态随机存储器(SDRAM)在数据存储领域得到广泛的应用。针对一项基于PCI总线的高速数据采集系统提出了一种基于FPGA的SDRAM控制器的实现方法,FPGA中采用模块化设计方法。详细介绍了SDRAM控制器的组成结构和各模块功能,重点解决了SDRAM的刷新控制和空满检测问题,并对其进行了仿真验证,给出了全页读写模式下SDRAM的仿真时序图。仿真结果表明,SDRAM控制器实现了对SDRAM的读写操作,满足器件时序要求,完成了高速数据的大容量存储。     

基于NiosⅡ高速红外图像采集系统设计

文章设计了一种基于Nios Ⅱ红外高速图像采集系统。该系统通过Nios II软核处理器实现了基于Sobel算子的图像边缘检测算法,加上外围的红外探测器、 SDRAM、 高速 DAC等器件,完成了高速红外图像采集和显示。其设计方法是基于一种系统级电路,通过QuartusⅡ和SOPC Builder实现对此系统的定制。测试结果表明,此高速红外图像采集系统性能稳定可靠,可以完成红外图像的实时采集、存储和显示。系统可以用在高帧频、数据量大的红外图像实时采集。     

基于FPGA的高速大容量异步FIFO的实现

为了实现测试光纤陀螺仪的大量的数据采集,提出了一种基于FPGA的高速大容量异步FIFO控制器的实现方法,分析了所用SDRAM的特点和工作流程,设计出了实现这种控制器的方法。最后给出了SDRAM控制器的写数据仿真结果图。此设计基本满足了测试光纤陀螺仪数据采集和数据存储的要求。设计中采用SDRAM作为FIFO缓冲器,利用FPGA实现对SDRAM的控制。这种方法通用性好且成本低,可以应用在任何一种有大容量数据缓冲要求的系统中。     

基于Spartan-3A的DDR2接口数据采集

在高速、大容量存储的系统设计中,DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器,降低了系统功耗并节省空间,缩短开发周期,降低系统开发成本。详细介绍了在Xilinx Spartan-3A系列FPGA中实现DDR2控制器的设计原理．介绍利用MIG软件工具实现控制器设计,并给出硬件测试结果。     

基于CPLD的SDRAM控制器

高速数据采集卡设计中需要大容量的存储单元,静态存储器无法满足容量要求,故选用同步动态存储器(SI)RAM)为该数据采集系统的存储单元。通过VIIDL语言描述电路,设计了基于CPL,D的SDRAM控制器,从而简化了主机对SDRAM的读写及其相关操作。SDRAM控制器设计采用自顶向下模块化的设计方法,共分为四个模块：SDRAM控制器顶层模块、控制接口模块、命令模块和数据通路模块,SDRAM控制器顶层模块初始化并把其余三个模块有机地结合起来。测试结果证明设计的SDRAM控制器成功地实现了对SDRAM的读写操作,地址、数据、控制信号时序匹配,满足了系统设计要求。     

基于FPGA的工业数字摄像机系统的设计

针对传统工业数字摄像机的灵活性差、实时性差等缺点,设计了一种基于FPGA的工业数字摄像机系统。将工业数字摄像机与FPGA结合起来,利用FPGA通过I2 C总线接口控制器控制图像传感器采集图像数据,然后将Bayer格式图像转化为RGB格式图像,通过调用Altera IP核DDRII SDRAM controller with ALTMEMPHY和FIFO存储器设计了DDR2SDRAM的接口,将图像数据缓存到DDR2存储器中,最后通过SPI总线接口在液晶屏上显示图像,可达到53帧/s图像的速度。系统代码共需约5 000个逻辑单元,3 704个寄存器,117个引脚。将设计代码下载到系统芯片中后,系统可以清晰显示所拍到的画面。设计结果表明,基于FPGA的工业数字摄像机设计灵活,易于移植,可实现高速图像采集和传输。     

基于AVR和CPLD的高速数据采集系统

为了提高数据采集卡的速度,同时降低成本,设计一种并行数据采集系统,要求并行采集速度大于10 Mb/s.整个系统由AVR与CPLD控制实现,通过MAX1308完成模数转换,并设计搭建了其外围电路.采用12路数据存储模式存储高速采集的数据.实验依据存储要求搭建硬件电路并调试,示波器显示的波形结果8组脉冲序列完全对齐,没有出现时序混乱,同时并行处理过程中不相互影响,实现了低成本高速多路采集的设计要求.