共查询到20条相似文献,搜索用时 171 毫秒
1.
2.
《固体电子学研究与进展》2017,(1)
制备了一种GaN MOSHEMT器件,器件栅长为0.35μm,栅介质为HfO_2,并对其进行两端和三端的IV特性测试,以及界面态导致的栅延迟问题进行了测试和表征。测试结果表明,本文制备的GaN MOSHEMT器件栅电流小、栅压摆幅大、击穿电压高,适合于微波功率应用。 相似文献
3.
本文提出一种超低比导通电阻(Ron,sp)可集成的SOI 双栅triple RESURF (reduced surface field)的n型MOSFET (DG T-RESURF)。这种MOSFET具有两个特点:平面栅和拓展槽栅构成的集成双栅结构(DG),以及位于n型漂移区中的P型埋层。首先, DG形成双导电通道并且缩短正向导电路径,降低了比导通电阻。DG结构在反向耐压时起到了纵向场板作用,提高了器件的击穿电压特性。其次, P型埋层形成triple RESURF结构 (T-RESURF),这不仅增加了漂移区的浓度,而且调节了器件的电场。这在降低了比导通电阻的同时提高了击穿电压。最后,与p-body区连接在一起的P埋层和拓展槽栅结构,可以显著降低击穿电压对P型埋层位置的敏感性。通过仿真,DG T-RESURF的击穿电压为325V,比导通电阻为8.6 mΩ?cm2,与平面栅single RESURF MOSFET(PG S-RESURF)相比,DG T-RESURF的比导通电阻下降了63.4%,击穿电压上升9.8%。 相似文献
4.
本文提出了超低比导通电阻(Ron,sp) SOI双栅槽型MOSFET(DG Trench MOSFET)。此MOSFET的特点是拥有双栅和一个氧化物槽:氧化物槽位于漂移区,一个槽栅嵌入氧化物槽,另一个槽栅延伸到埋氧层。首先,双栅依靠形成双导电沟道来减小Ron,sp;其次,氧化物槽不仅折叠漂移区,而且调制电场,从而减小元胞尺寸,增大击穿电压。当DG Trench MOSFET的半个元胞尺寸为3μm时,它的击穿电压为93V,Ron,sp为51.8mΩ?mm2。与SOI单栅MOSFET(SG MOSFET)和SOI单栅槽型MOSFET(SG Trench MOSFET)相比,在相同的BV下,DG Trench MOSFET的Ron,sp分别地降低了63.3%和33.8%。 相似文献
5.
提出了一种新型横向双侧栅结构的GaN JFET,并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p-GaN空穴浓度进行了优化,得到了阈值电压和输出电流与器件参数之间的变化规律,通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究,发现当沟道长度短至0.5μm时,会出现严重的短沟道效应;当沟道长度大于1μm后,器件击穿电压由栅极与漏极间寄生PN结反向击穿决定,与沟道长度无关;采用RESURF (Reduced surface field)终端结构可以显著提升器件击穿电压,优化后的增强型GaN JFET器件击穿电压超过1 200 V。此外,采用p型GaN缓冲层替代n型GaN缓冲层,能够有效提高器件的栅控能力。 相似文献
6.
7.
提出了一种可以有效降低环栅晶体管栅致漏极泄漏(GIDL)的新型非对称沟道介质环场效应环栅(GAA)晶体管。位于漏端附近的沟道介质环结构可有效降低载流子沿沟道方向的带间隧穿几率,从而显著改善环栅器件在关态时的栅致漏极泄漏电流情况。3D TCAD仿真结果表明,与具有真空侧墙或者一般氧化物侧墙的常规环栅器件相比,新型非对称沟道介质环晶体管静态漏电明显降低,开关比提高;栅围寄生电容、最大振荡频率(fMAX)和截止频率(fT)未受明显影响。沟道介质环厚度的增加会线性减小器件的关态电流和开态电流,但会提高器件的开关比。 相似文献
8.
9.
10.
为提高PHEMT性能,从改进PHEMT结构出发,采用介质栅器件结构,研制了0.25 μm介质栅PHEMT器件,并与Win公司生产的0.25 μm非介质栅器件的频率特性、开态击穿和功率特性进行了比较.介质栅器件选用了合适的栅凹槽的宽度和掺杂浓度,提高了开态击穿电压.这意味着可以在更高的电压下稳定的工作而不被烧毁.0.25 μm介质栅器件的截止频率达到19 GHz,开态击穿电压超过11 v,功率密度超过1 W/mm,表现出了较非介质栅器件更为优异的功率性能.最后分析了介质栅器件的优势和有待改进的方向,优化器件栅凹槽形貌,调整栅帽下面介质的厚度,使用双场板结构等可以进一步提升器件性能. 相似文献
11.
使用TCAD仿真软件对3 300 V沟槽栅IGBT的静态特性进行了仿真设计.重点研究了衬底材料参数、沟槽结构对器件击穿电压、电场峰值等参数的影响.仿真结果表明,随衬底电阻率增加,击穿电压增加,饱和电压和拐角位置电场峰值无明显变化;随衬底厚度增加,击穿电压增加,饱和电压增加,拐角位置电场峰值降低;随沟槽宽度增加,饱和电压降低,击穿电压和拐角位置电场峰值无明显变化;随沟槽深度增加,饱和电压降低,击穿电压无明显变化,拐角位置电场峰值增加;随沟槽拐角位置半径增加,击穿电压和饱和电压无明显变化,但拐角位置电场峰值减小.选择合适的衬底材料对仿真结果进行实验验证,实验结果与仿真结果相符,制备的IGBT芯片击穿电压为4 128 V,饱和电压约为2.18 V. 相似文献
12.
GaN基增强型高速开关器件是提升X波段微系统集成放大器工作效率的核心器件.介绍了凹槽栅结构、F-注入等制作GaN基增强型器件的关键技术,同时分析了场板、介质栅等对器件击穿特性的影响.针对影响GaN基功率器件开关特性的主要因素,重点分析了提高增强型GaN基功率器件开关频率的主要技术途径.减小器件的接触电阻、沟道方块电阻可以降低器件电阻对频率的影响.小栅长器件中栅电容较低,电子的沟道渡越时间较短,也可以提高器件的频率特性.此外,由于GaN基的功率器件频率高,设计应用在GaN器件上的栅驱动电路显得尤为重要. 相似文献
13.
14.
This paper proposes a new shallow trench and planar gate MOSFET(TPMOS) structure based on VDMOS technology,in which the shallow trench is located at the center of the n~- drift region between the cells under a planar polysilicon gate.Compared with the conventional VDMOS,the proposed TPMOS device not only improves obviously the trade-off relation between on-resistance and breakdown voltage,and reduces the dependence of on-resistance and breakdown voltage on gate length,but also the manufacture process is compatible with that of the VDMOS without a shallow trench,thus the proposed TPMOS can offer more freedom in device design and fabrication. 相似文献
15.
本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET(TPMOS)新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。 相似文献
16.
为了进一步提升P-GaN栅HEMT器件的阈值电压和击穿电压,提出了一种具有P-GaN栅结合混合掺杂帽层结构的氮化镓高电子迁移率晶体管(HEMT)。新器件利用混合掺杂帽层结构,调节整体极化效应,可以进一步耗尽混合帽层下方沟道区域的二维电子气,提升阈值电压。在反向阻断状态下,混合帽层可以调节栅极右侧电场分布,改善栅边电场集中现象,提高器件的击穿电压。利用Sentaurus TCAD进行仿真,对比普通P-GaN栅增强型器件,结果显示,新型结构器件击穿电压由593 V提升至733 V,增幅达24%,阈值电压由0.509 V提升至1.323 V。 相似文献
17.
凭借碳化硅(SiC)材料的宽禁带、高击穿电场、高电子饱和速率和高导热性等优点,SiC MOSFET广泛应用在高压、高频等大功率场合。传统基于硅(Si)MOSFET的驱动电路无法完全发挥SiC MOSFET的优异性能,针对SiC MOSFET的应用有必要采用合适的栅驱动设计技术。目前,已经有很多学者在该领域中有一定的研究基础,为SiC MOSFET驱动电路的设计提供了参考。对现有基于SiC MOSFET的PCB板级设计技术进行了详细说明,并从开关速度、电磁干扰噪声以及能量损耗等方面对其进行了总结和分析,给出了针对SiC MOSFET驱动电路的设计考虑和建议。 相似文献
18.
19.
20.
Novel trench gate floating islands MOSFET (TG-FLIMOSFET) designed using the concept of “Opposite Doped Buried Regions” (ODBR) and floating islands (FLI) along with trench gate technology is proposed and verified using two-dimensional simulations. The conventional FLIMOSFET experimentally demonstrated recently, although offers lowest on-resistance in the low voltage range, however, suffers from quasi-saturation effect like any other power MOSFETs. The proposed TG-FLIMOSFET demonstrated to obtain about 30% reduction in peak electric field in drift region of the proposed device. TG-FLIMOSFET also demonstrates quasi-saturation free forward and transconductance characteristics, improved synchronous rectifying characteristics, identical breakdown voltage, reduced on-resistance and increased transconductance ‘gm’ when compared with the conventional FLIMOSFET for various trench geometries. The proposed device breaks the limit set by the conventional FLIMOSFET approximately by a factor of 10. A possible process flow sequence to fabricate the proposed device commercially by integrating multi-epitaxial process with trench gate technology is also presented. 相似文献