高速电子束直接扫描装置

日本东芝公司研究开发了高速扫描最小线宽0.15μm的超大规模集成电路(VLSI)图形的电子束直接扫描装置,以开辟比1Gbit随机动态存储器(DRAM)级更窄线宽器件的批量生产和X射线掩模扫描之路。在电子束     

SAL601负性电子束抗蚀剂纳米级集成电路加工

讨论了采用SAL601负性化学放大电子束抗蚀剂进行电子束曝光应用于纳米级集成电路加工的实验方法与工艺条件.经过大量实验总结,通过变剂量模型对电子束曝光中电子散射参数进行提取,应用于邻近效应校正软件,针对集成电路曝光图形进行邻近效应校正.校正后的曝光图形经过曝光实验确定显影时间及曝光剂量,最终得到重复性良好的,栅条线宽为70nm的集成电路曝光图形.     

SAL601负性电子束抗蚀剂纳米级集成电路加工

讨论了采用SAL6 0 1负性化学放大电子束抗蚀剂进行电子束曝光应用于纳米级集成电路加工的实验方法与工艺条件。经过大量实验总结 ,通过变剂量模型对电子束曝光中电子散射参数进行提取 ,应用于邻近效应校正软件 ,针对集成电路曝光图形进行邻近效应校正。校正后的曝光图形经过曝光实验确定显影时间及曝光剂量 ,最终得到重复性良好的 ,栅条线宽为 70nm的集成电路曝光图形     

印制电路与集成电路

SPIE-Vol.3665 01036961999年 SPIE 会议录,卷3665:1998年第15届欧洲集成电路与微元件掩模技术会议=1999 proceedings ofSPIE,Vol.3665:15th European conference on masktechnology for integrated circuits and microcomponents'98[会,英]/SPIE-the International Society for OpticalEngineering.—1999.—180P.(PC)本会议录收录了于1998年11月16～17日在德国 Munich-Unterhaching 召开的第15届欧洲集成电路与微元件掩模技术专题讨论会上发表的24篇论文。内容涉及各种掩模技术,包括先进的掩模技术,掩模缺陷与检查,光掩模图形制作,掩模计量与测量,光学接近校正和分辨率增强技术,以及利用上述方法所获得的经验交流等。     

SAL601负性电子束抗蚀剂纳米级集成电路加工

讨论了采用SAL601负性化学放大电子柬抗蚀剂进行电子束曝光应用于纳米级集成电路加工的实验方法与工艺条件。经过大量实验总结，通过变剂量模型对电子束曝光中电子散射参数进行提取，应用于邻近效应校正软件，针对集成电路曝光图形进行邻近效应校正。校正后的曝光图形经过曝光实验确定显影时间及曝光剂量，最终得到重复性良好的，栅条线宽为70nm的集成电路曝光图形。     

用硬接触法复印大型化铬掩模

随着生产集成电路芯片的大型化,生产光刻用的大型化铬掩模显得尤为重要了.本文介绍了用硬接触法复印大型化格掩模的设备和工艺条件,并对复印中的问题进行了分析.对所生产的4吋和5吋的铬掩模复印精度测量,其图形尺寸容差是±0.2微米.     

集成电路掩模缺陷的检查

16.1、序言在集成电路制造工艺中,如果集成电路的图形尺寸超过了光的波长,那么用于光刻的光掩模今后也将继续使用。集成电路掩模的检查项目中,包括掩模材料的平面度、图形尺寸和重复节距等的尺寸精度及有无缺陷等。这些项     

国外半导体专用设备发展趋势

<正> 目前集成电路已由16M DRAM向64M DRAM、256M DRAM的方向发展,因此图形线宽逐步缩小,1984年1M DRAM的图形线宽为1.2μm;1985年4M DRAM的图形线宽为0.8μm;1987年16M DRAM的图形线宽为0.5μm;1990年日本日立公司又首先制成64M DRAM,其图形线宽为0.3μm;预计1995年将推出256M DRAM     

基于光刻系统的精义增强技术

随着集成电路特征线宽的不断减小，当前的光刻系统中光的衍射和干涉等问题严重地影响了掩模图形的曝光准确性，而要解决这种问题的关键是采用RET(精度增强技术，Resolution Enhanced Technology)。本文对现有的RET方法从系统的角度进行了总结。从一个光刻系统的图形出发，介绍了目前与之相关的RET方法并对RET的发展前景作了展望。     

相移掩模清洗结晶控制

在高端集成电路制造方面,普通二元掩模已经不能满足晶圆使用要求。目前,高端(线宽0.18μm以下)集成电路生产主要采用相移掩模。相移掩模(Phase Shift Mask)制作过程中,掩模表面结晶(Haze)问题较难控制。为了控制和解决相移掩模表面结晶问题,提高成品率,主要讨论了不同的清洗工艺(Recipe)对相移掩模结晶的影响。然后通过实验验证了通过优化清洗工艺(Recipe),可以明显改善相移掩模表面结晶问题,达到控制相移掩模表面结晶的目的。     

能使集成芯片制造工艺更精细的X射线透镜

最近，美国奥塞斯大学与马萨诸塞州斯特布里金·诺瓦高科技公司合作，开发成功一套集成电路芯片制造系统。该系统的核心是一个X射线准直透镜，它能使芯片的集成度成倍提高。这个研究组的目标是使集成电路制造工艺达到ofpm线宽。理论上，x射线能达到的线宽比现在最细的0．18pm线宽还要细几百倍。现在的芯片制造采用的是光刻腐蚀技术。即用准直平行光束照射覆盖有掩模的半导体基片，凡是曝光的部分，就能免受酸液腐蚀，不过，掩模太精细时，光线穿过掩模就会发生折射，从而限制了芯片的最小线宽。折射效应与光线的波长有关，波长越短，折射效…     

大规模集成电路掩版模的检查与质量分析

在大规模集成电路的制造中,掩模版的特点是:1)掩模必须是分层作图,且每层之间的掩模图形按设计要求套刻;2)、掩模的图形尺寸变化应控制在设计的一定容差范围;3)掩模图形内的任何缺陷,都会导致电学的穿通或错误连结,所以对缺陷尺寸、位置及密度都有严格要求;4)掩模图形本身的质量,包括黑白反差和边缘锐度等等将会影响光刻工艺质量,这也是对掩模要求着眼点之一,…….     

微透镜列阵成像光刻技术

介绍了一种利用微透镜列阵投影成像光刻的周期微纳结构加工方法.该方法采用商业打印机在透明薄膜上打印的毫米至厘米尺寸图形为掩模,以光刻胶作为记录介质,以微透镜列阵为投影物镜将掩模缩小数千倍成像在光刻胶上,曝光显影后便可制备出微米、亚微米特征尺寸的周期结构列阵.基于该方法建立了微透镜列阵成像光刻系统,并以制备800 nm线宽、50 mm×50 mm面积的图形列阵为例,实现了目标图形的光刻成形,曝光时间仅为几十秒,图形边沿粗糙度低于100 nm.该方法系统结构简单、掩模制备简易、曝光时间短;为周期微纳结构的低成本、高效率制备提供了有效途径.     

能使集成芯片制造工艺更精细的X射线透镜

最近，美国罗彻斯特大学与马萨诸塞州斯特布里金·诺瓦高科技公司合作，开发成功一套集成电路芯片制造系统。该系统的核心是一个X射线准直透镜，它能使芯片的集成度成倍提高。这个研究组的目标是使集成电路制造工艺达到0．1μm线宽。理论上，X射线能达到的线宽比现在最细的0．18μm线党还要细几百倍。现在的芯片制造采用的是光刻腐蚀技术。即用准直平行光束照射覆盖有掩模的半导体基片，凡是曝光的部分，就能免受酸液腐蚀。不过，掩模太精细时，光线穿过掩模就会发生折射，从而限制了芯片的最小线宽．折射效应与光线的波长有关，波长越短，…     

掩模测量

<正> 掩模套准测量系统用来鉴定将要出厂的掩模版的质量,以确保使用者的技术要求。掩模检测程序和合格/不合格的条件通常都已定好,一般情况下,应从以下几方面考虑版的验收方案:1.掩模图形位置误差及对片子成品率的影响;2.掩模的技术条件及对掩模成本和制造周期的影响;3.每张掩模版或初缩版上芯片图形的数目;4.每套掩模曝光处理硅片的数目;5.采样图形及代表整张掩模上图形总位置误差的采样图形精度;6.在作出合格/不合格决定时可接受的冒险程度。     

电子束直写中X射线光刻掩模的热形变研究

对X射线掩模电子束制备图形过程建立三维有限元模型,提出用热流密度等效法简化瞬态热应力计算,得到了X射线掩模在电子束直写过程中的瞬态热形变.结果表明,掩模面内形变在直写过程中出现振荡变化,最大值为8.24 nm,方向背离电子束光照中心,掩模面外形变最大值为9.75μm,方向沿图形窗口法线方向,并出现在电子束束斑中心.     

0.1μm器件以后的SR缩小光刻

极紫外曝光(EUVL)从原理上说与紫外缩小光刻是一样的,其特点是代替折射透镜,使用了反射镜一面镀有软X射线范围具有较高反射率的多层膜的反射缩小光学系统。掩模可用放大4—5倍的掩模,并且该掩膜上用多层膜形成的大块基板,因此可以忽略SR照射引起的热变形,确保较高的图形形成精度。从理论上来说,可以通过短波长和高NA使分辨率达到无限小,有可能获得0.1～0.01μm的线宽。     

高精度光刻机及其在大规模集成电路上的应用

微细图形加工技术是集成电路向高集成化发展的关键,其中图形曝光对准是很主要的。由于接触式光刻机的精度高、设备造价低,所以在集成电路制造中被广泛采用。但是,随着大规模集成电路不断向高集成化、微细化发展又出现了各种问题。第一是由于掩模和片子接触会产生伤痕。这样会引起掩模量消耗量大及成品率降低的问题,随着集成度的增大问题就愈来愈突出。其次是对准精度不高。这是因为对准时掩模和片子必须离开20微米左右,无法对二者同时清晰观     

专利文献介绍

内容提要:在SiO_2薄膜的两面按LSI工艺的要求制成平行状的沟槽,两面沟槽的方向互相垂直。将钼与钨等吸收X射线的材料淀积在两面的沟槽上。由于淀积的方向与垂线成一定的角度,因此能在薄膜两面沟槽顶部形成能吸收X射线的微细图形。用X射线垂直照射这种掩模时,能在衬底上形成厚度小于20A的微细图形。这种掩模可望在今后的大规模集成电路生产中获得应用。     

反应溅射氧化铁光刻掩模试制小结

一、概述 在以往的集成电路的生产中,尤其是在中、大规模集成电路的试制中,深深感到高质量光刻掩模的需要。举例说:在多层布线工艺试验工作中,目前最难于解决的问题莫过于光刻中所产生的针孔,而针孔的产生,掩模的质量是问题的主要方面之一。在中、大规模集成电路的试制中,由于芯片的集成度提高,芯片尺寸增加,掩模图形质量对电路成品率产生巨大影响,不解决掩模质量问题,中、大规模电路的批量生产看来是困难的。由于生产和科研工作开展的实际需要,促使我们开展了选择性透光掩模(即彩色版)的试制。 选择性透光掩模之所以受人注意,主要是它们具有以下几方面优点: a.具有选择性透光,便于光刻时图形套准,而且不必在掩模上作对准标记。 b.光反射率低,改善了边缘锐度,提高了分辨率,有利于细线条光刻。光反射率低,使光刻操作者眼睛不致疲劳。 c.透光掩模本身具有优良的薄膜特性,如针孔密度小,粘附性好,耐划伤等。 目前,一般认为具有代表性的有发展前途的透光掩模大致有三种:即硅、氧化铬和氧化铁。硅掩模是一种相当出色的掩模。据称硅掩模针孔密度最小,可认为无针孔