基于ATE的SerDes功能测试技术研究

随着半导体行业的发展,特别是传输接口的发展,人们对传输速度的要求越来越高,串化器/解串器（SerDes）技术正在取代传统的并行传输成为新型的高速串口接口的主流。SerDes高速串行接口电路接口复杂,性能要求严格,为保证电路正常生产测试,对SerDes电路功能测试技术研究非常必要。基于ATE测试机台,重点针对SerDes类型电路的功能测试方法进行了研究。     

基于高速SerDes接口芯片的ATE测试板设计

随着通信技术的飞速发展,高速串行互连以其结构简单、不需要传输同步时钟和相比并行传输具有更高数据传输效率等优点而成为了现代通信和数据传输的重要组成部分。随着对数据传输速率要求的不断提高,串化器/解串器（SerDes）接口应运而生。作为高速串行通信的重要组成部分,对其芯片的研究和设计一直是一个热点。主要从基本原理和测试需求2个方面入手,研究分析了高速SerDes接口芯片的测试方案和ATE测试板设计方法。介绍了高速SerDes接口芯片的基本工作原理、回环功能测试和关键测试参数。并从叠层结构、走线规则和板材选取3个方向阐述了ATE测试板的设计方法。     

SIP和SOC

本文介绍了SIP和SOC的定义、优缺点和相互关系。SIP是当前最先进的IC封装,MCP 和SCSP是实现SIP最有前途的方法。同时还介绍了MCP和SCSP的最新发展动态。     

基于ATE的电源监控芯片测试方法

近年来,随着应用环境复杂性的提高,电源监控芯片也朝着高集成度、大功率密度和低功耗的方向发展。但随着芯片集成度的提高、管脚数的增多、功能的增强,在电源监控芯片量产测试方面,对测试程序的开发和自动测试设备提出了更为苛刻的要求。介绍了基于自动测试设备测试系统的电源监控芯片的测试方法,并进一步地研究了测试方法提升、熔丝修调及测试程序简化等方面的优化。经测试验证,优化后的测试方法效果良好,能够大幅地提高测试效率和产品良率,为此类芯片的测试提供了一定的参考。     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

基于ATE的卫星导航射频芯片测试技术

卫星导航射频芯片是导航系统中的关键部分,其指标的优劣决定着导航系统的导航精度。通过分析卫星导航射频芯片的结构特点,针对主要参数进行了测试分析。在基于集成电路自动测试系统(ATE)的基础上,结合射频测试设备实现卫星导航射频芯片的性能测试。该技术对基于ATE的射频芯片测试均具有借鉴意义。     

移动通信存储MCP器件的最终测试及其有效解决方案

分析了存储器芯片自动测试设备的一般构架、存储器件MCP最终测试的需求和特点,研究了最终测试成本的影响因素,提出了存储器件最终测试解决方案应达到的标准,进而分析了VERSATEST应用于MCP最终测试的构架优势,并深入研究了突破性关键接口技术——可编程接口矩阵(PIM)。实验表明,该解决方案可实现有效的MCP最终测试、减少测试时间、提高测试并行度,从而降低测试成本。     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

基于自动测试系统实现系统级芯片异步信号测试

大部分的系统级芯片(SoC)具有异步信号,基于自动测试系统(ATE)很难实现稳定的测试。通过外挂Flash芯片对被测SoC器件进行功能配置,自动测试系统对相应的功能进行搜索匹配,可以在自动测试系统上对SoC的异步输出信号进行稳定的测试。     

基于V93000 ATE性能测试方法的实现

针对SoC芯片ATE性能测试进行了研究,分析芯片性能测试的关键参数和典型测试类型（内部模块性能测试和接口数据流性能测试）。基于这两种测试类型,以“Date Rate”性能测试为例,分别进行了测试方法的实现。内部模块性能测试的实现,通过指示信号输出性能测试开始和结束波形,采用逆向思维通过“ERCT”获取代表性能运行时间的“Fail Cycle”数,然后对性能时间进行计算来获得性能测试值。接口数据流性能测试的实现,主要通过“Digital Capture”捕获接口数据,然后对接口数据进行处理和计算来获得性能测试值。上述性能测试方法及原理,在ATE测试应用中具有通用性,对于相同或相似的基于时间参数的芯片性能测试具有参考作用。     

系统芯片（SOC）与系统级封装（SIP）

系统芯片和系统级封装是目前微电子技术高速发展的两种技术路线，本文讨论了系统的基本概念，针对两种技术路线的基本特点进行了介绍和分析，从工艺兼容性、已知好芯片问题、封装、市场及设计的角度比较了两者的优缺点。     

应对3DIC测试挑战的ATE解决方案Advantest V93000准备就绪

三维集成电路(3DIC)的出现需要具备自动测试设备开发能力才能解决这些结构带来的挑战。在符合以下条件的解决方案中找到了这种能力:提供多时钟域、每个3DIC层粒状硬件移植、以及功能强大的测试语言来控制此硬件和协作软件开发环境;在这种环境下,各层的测试开发团队可紧密合作,为迅速生产做好准备。Advantest引进了每个引脚时钟域、多端口硬件、并发测试框架、协议感知以及smarTest程序管理器,可有效解决3DIC的测试挑战。它们可使生产解决方案达到开发团队所需的粒度。     

基于LTCC技术的SIP研究

SIP是继SOC后快速发展起来的,采用微组装和互连技术可以在单封装内实现子系统或系统功能.低温共烧陶瓷(LTCC)技术是实现SIP的重要途径.采用LTCC技术的SIP具备高集成度,方便集成无源元件无源功能器件,通过调整配料和多种不同介电常数基板混合共烧的方式提高电路设计灵活性等.对基于LTCC技术的SIP特点和优势进行了讨论,并根据需要结合实际工作给出了一个采用LTCC的X波段射频接收前端SIP的实例.     

价格适中的结晶玻璃芯片载体可以封装系统级芯片

一项获得专利权的新型芯片载体,可以将日益复杂的ASIC和微处理器封装在一起;花费的费用又不太高,可以接受。该封装适用于工业界标准的芯片粘接工艺。     

基于ATE的FPGA测试

随着集成电路技术的飞速发展,FPGA的应用越来越广泛,其测试技术也得到了广泛重视和研究。文章简要介绍了FPGA的发展及其主要组成部分,提出了一种用ATE对FPGA进行测试的方法和具体测试流程。以一段Xilinx XC3042的真实配置数据为例详细描述了Intel HEX文件格式,以及将其转换成二进制配置码的方法,并介绍了FPGA的配置码格式和配置数据长度的计算方法。然后,以外设配置模式为例,通过XC3042的配置电路原理图和配置时序详细描述了FPGA的配置原理;最后给出了采用ATE（Automatic Test Equipment）-J750对FPGA的配置与测试过程,为FPGA的通用测试提供了一种切实可行的有效方法。     

技术评价：系统级芯片（SoC)和系统级封闭（SiP)

文中对系统级芯片和系统级封装的定义，进展和相互比较进行了简要介绍和评论，其中，对SiGe技术用于系统级芯片也有介绍。     

基于93000 ATE的高速高分辨率ADC动态参数测试

基于Verigy 93000 ATE,采用外挂高性能晶振和射频信号源的测试方案,实现了11位分辨率AD80141最高400 MHz输入信号的测试。结果表明,输入信号为140 MHz以下时,SNR测试值与目标值相差不到1 dB;输入信号为300 MHz、400 MHz时,SNR测试值分别达到59.46dB和57.03 dB。     

一种ATE测试向量时序优化算法

介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则.经过时序优化算法处理的VCD文件,在进行测试向量转换时,生成的测试时序中,定时沿的数量得...