基于ATE的SerDes功能测试技术研究

随着半导体行业的发展,特别是传输接口的发展,人们对传输速度的要求越来越高,串化器/解串器（SerDes）技术正在取代传统的并行传输成为新型的高速串口接口的主流。SerDes高速串行接口电路接口复杂,性能要求严格,为保证电路正常生产测试,对SerDes电路功能测试技术研究非常必要。基于ATE测试机台,重点针对SerDes类型电路的功能测试方法进行了研究。     

基于ATE的可编程高集成度SIP芯片测试技术研究

随着可编程系统级电路的内部器件数量和规模的不断增长,SIP内部器件的可测性问题也变得越来越突出。提出了一种基于ATE的SIP测试方法,并对其FPGA、 DSP配置、功能调试和参数测试方法进行了介绍。该测试方法准确、系统、效率高,可以满足大部分可编程高集成度SIP电路的测试需求。     

基于ATE的千兆以太网收发器芯片测试方法

千兆以太网收发器芯片是一种最高能支持1 000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输出的数据,测试结果验证了千兆以太网收发器芯片的功能正确性。     

基于串口的高速SerDes高效调试方法研究

随着高速串并收发器(SerDes)传输速率的飞速提升,随之而来的是高速SerDes功能性能参数复杂度的提升,因此针对高速SerDes的高效调试方法成为国内外研究的重要课题.在分析和评价现有测试方法的基础上,提出了一种基于串口的高速SerDes调试方案,设计了相应的串口协议,实现了SerDes参数的动态调试.相比于传统S...     

集成电路芯片的测试接口单元

集成电路芯片的集成度越来越高,引脚增加,间距缩小,大批量的成品测量需要通过插座或适配器进入测试系统,承接集成电路与测试系统之间的电路单元称为测试接口。测试接口单元(Test     

测试接口原理与电源芯片应用案例

基于对IC测试接口原理和系统结构的阐释,具体针对型号为SL431L的电源芯片,提出改进测试电路的方法,电压测试值的波动范围小于3mV。     

基于ATE的电源监控芯片测试方法

近年来,随着应用环境复杂性的提高,电源监控芯片也朝着高集成度、大功率密度和低功耗的方向发展。但随着芯片集成度的提高、管脚数的增多、功能的增强,在电源监控芯片量产测试方面,对测试程序的开发和自动测试设备提出了更为苛刻的要求。介绍了基于自动测试设备测试系统的电源监控芯片的测试方法,并进一步地研究了测试方法提升、熔丝修调及测试程序简化等方面的优化。经测试验证,优化后的测试方法效果良好,能够大幅地提高测试效率和产品良率,为此类芯片的测试提供了一定的参考。     

基于93000 ATE的高速高分辨率ADC动态参数测试

基于Verigy 93000 ATE,采用外挂高性能晶振和射频信号源的测试方案,实现了11位分辨率AD80141最高400 MHz输入信号的测试。结果表明,输入信号为140 MHz以下时,SNR测试值与目标值相差不到1 dB;输入信号为300 MHz、400 MHz时,SNR测试值分别达到59.46dB和57.03 dB。     

WiFi芯片的高速SDIO接口设计与验证

近年来,随着互联网技术的发展,WiFi技术具有较强的稳定性,而且具备数据传输速度快、功能消耗较低等优点,目前在无线通信中已经具有十分重要的作用。随着时代发展进步,对WiFi芯片的要求越来越高,对研发者来说,快速高效拓展WiFi芯片外部功能是当前面临的主要问题。文章提出外部拓展接口,即SDIO接口,可在WiFi芯片架构中集成,能够为该芯片提供快速信息传输接口,阐述了该芯片总体架构,分析了SDIO Host仿真模型搭建仿真平台,能够完成相应的仿真验证,最后通过芯片测试表明该SDIO接口不同的子功能,设计合理,具有较强的可操作性。     

基于Quartet测试系统的高速DAC芯片测试

介绍了通用DAC芯片的主要测量参数及其测试方法。并以12-bit高速DAC芯片ISL5861为例,利用Credence公司的数模混合信号测试系统Quartet实现对高速数模转换芯片进行测试。     

基于ADSP21160的高速并行信号处理板设计

利用4片ADSP2l160处理器设计雷达高速并行信号处理板，整板的峰值运算能力达2400MFLOPS，板间数据吞吐量达1280MBytes／s，基于该信号处理板易于构成完整的高性能并行信号处理系统。运用高速电路设计方法设计电路，进行了信号完整性分析和仿真。     

视频处理芯片中的高速帧存储器接口设计

在视频处理应用芯片的VLSI实现中，帧存储器接口的设计是改善视频带宽，送还和片上缓存面积和降低功耗的关键，文章采用SDRAM作为片外的帧存储器，提出一种新的帧存储器接口体系结构及称之为“被动呼唤”方式的设计策略。该体系结构及设计策略在确保片上缓存面积的减少同时，利用SDRAM的特征，采用排位及地址映射等技术，有效地改善视频带宽，降低芯片功耗及存储器存取功耗，该设计已实现应用于采用0．35微米CMOS工艺的DTV后处理芯片中。     

一种基于ATE的SerDes物理层测试方法

串行传输技术特别是串行解串器(SerDes)能提供比并行传输技术更高的带宽,被广泛应用于嵌入式高速传输领域.SerDes物理层的测试需要设备的带宽大于信号速率,测试指标高且测试端口接入会对信号产生影响.大多数厂商采用仪器仪表与评估板来评估待测器件(DUT)的方式效率低下,只适用于产品评估阶段.基于自动测试设备(ATE)...     

源同步接口芯片的测试

随着当前芯片处理数据速率越来越高，为了防止数据和时钟产生失步，许多新型的使用高速串行接口的芯片都采用了一种源同步（Source Synchronous)的技术，这时传统的芯片测试方法提出了新的挑战，本文将主要介绍源同步的概念及针对源同步接口的测试技术。     

车规级通讯芯片接口测试技术研究

针对车规级通讯芯片的接口测试技术开展研究,梳理了CAN接口、LIN接口、DDR4接口及管理控制接口的测试流程,为车规级通讯芯片的接口测试提供技术参考,并通过应用该系列接口测试方法对一款国产车规级通讯芯片进行测试,验证了此系列测试方法的适用性。     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

基于V93000 ATE性能测试方法的实现

针对SoC芯片ATE性能测试进行了研究,分析芯片性能测试的关键参数和典型测试类型（内部模块性能测试和接口数据流性能测试）。基于这两种测试类型,以“Date Rate”性能测试为例,分别进行了测试方法的实现。内部模块性能测试的实现,通过指示信号输出性能测试开始和结束波形,采用逆向思维通过“ERCT”获取代表性能运行时间的“Fail Cycle”数,然后对性能时间进行计算来获得性能测试值。接口数据流性能测试的实现,主要通过“Digital Capture”捕获接口数据,然后对接口数据进行处理和计算来获得性能测试值。上述性能测试方法及原理,在ATE测试应用中具有通用性,对于相同或相似的基于时间参数的芯片性能测试具有参考作用。     

基于ATE的卫星导航射频芯片测试技术

卫星导航射频芯片是导航系统中的关键部分,其指标的优劣决定着导航系统的导航精度。通过分析卫星导航射频芯片的结构特点,针对主要参数进行了测试分析。在基于集成电路自动测试系统(ATE)的基础上,结合射频测试设备实现卫星导航射频芯片的性能测试。该技术对基于ATE的射频芯片测试均具有借鉴意义。