基于FPGA的可重构视频编码器设计

针对现场可编程门阵列（FPGA）平台,提出可重构视频编码（RVC）的硬件实现方案.为提高系统吞吐量和功能单元（FU）的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.     

MPEG-4 AAC-LD解码器在TM1300上的实现和优化

本文给出了MPEG-4 AAC-LD解码器在定点DSP芯片TM1300上的一种实现方案.介绍了AAC-LD解码算法原理和TM1300芯片,讨论了对AAC-LD解码器关键模块的优化,并描述了基于TM1300芯片特性的优化设计.     

MPEG-4运动补偿的亚像素内插过程及其硬件实现

对MPEG-4视频解码标准中运动补偿的亚像素内插过程作了算法介绍，基于算法提出了一种1/4像素精度内插的硬件结构设计，包括整个内插过程内部的子模块功能划分、设计内部的数据交互存储以及主要运算部件的优化等，并对其内部核心计算部件八抽头FIR滤波器作了详细的结构介绍。采用了基于现场可编程门阵列（FPGA）的验证方法，整个设计在54 MHz时钟频率下可以实时完成格式为CCIR的图像内插过程，并给出了在ASIC设计工具下的综合规模（在2万门左右）。最后从算法和实现两个不同角度提出了内插过程的扩展建议。     

基于微处理器核的AAC解码软硬件协同优化

为了降低硬件成本和在较低频率下实现基于精简指令集计算机（reduced instruction set computer, RISC）处理器的先进音频编码（advanced audio coding，AAC），提出了一种软硬件协同优化策略，通过对解码关键子模块进行分析，从比特流解码、解码运算部分、播放控制3个方面来实现软件算法的优化，从而加快音频解码速度，减少存储空间，并根据优化结果对嵌入式RISC微处理器核进行配置.在现场可编程门阵列（field programmable gate array, FPGA）验证平台上实现了对128 kbps，44.1 kHz双声道AAC 低复杂度框架（low complexity profile, LC）的实时解码，运算量为25.51 MIPS，优化率为48.9%.     

一种高效的H.264 CABAC解码器的VLSI结构

提出一种H．264／AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法．在采用并行结构的基础上．给出了一种高效的VLS1实现方案．采用两级有限状态机结构控制宏块解码过程，共通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度．从而提高解码速度．达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264／AVC main profile CIF 30fps实时解码的要求．     

可重构处理器的AVS高清解码探究

面向新型可重构处理器架构、动态配置、多任务调度和运行管理嵌入式高性能并行计算关键技术,提出了一种新的针对AVS(audio video coding standard)高清视频解码的实现方案.该方案是将AVS解码过程中的各种算法,映射到一个可重构处理器Remus(reconfigurable multimedia system)上,并通过仿真验证,在200MHz的工作频率下,实现了1080p的AVS高清码流实时解码(30f/s).基于可重构处理器的AVS解码实现方案,比目前市场上已存在的基于ASIC的多种高清解码方案具有更好的灵活性,而具体到解码过程中的典型算法,特别是循环计算,比现有的已提出的硬件加速器具有更好的加速性能.     

MPEG - 4标准中纹理解码的实现

为实现MPEG-4标准中的纹理解码,采用变长解码实现内部码块的DC系数解码,解析出VOP中的纹理信息,然后解码器从编码流中恢复视频对象.最后的纹理AV对象将会和形状、运动解码以及网格解码和脸部信息解码的AV对象结合形成MPEG-4视频对象.     

利用介质膜进行OCDMA编／解码的研究

提出了一种利用介质膜实现光CDMA编／解码方案,研究了介质膜编／解码器的基本原理,给出了介质膜编／解码器结构。分析结果表明,所提出的介质膜编／解码器方案可以在全光水平上实现CDMA编／解码,突破光电转换的瓶颈,同时容易实现光CDMA编／解码器的光集成化。     

基于可重构处理器的 AVS 高清解码的探究

面向新型可重构处理器架构、动态配置、多任务调度和运行管理嵌入式高性能并行计算关键技术,提出了一种新的针对 AVS(audio video coding standard)高清视频解码的实现方案,该方案是将 AVS 解码过程中的各种算法,映射到一个可重构处理器 Remus(Reconfigurable Multimedia System)上,并通过仿真验证,在 200M的工作频率下,实现了 1080p 的 AVS 高清码流实时解码(30f/s)。基于可重构处理器的 AVS 解码实现方案,比目前市场上已存在的基于 ASIC 的多种高清解码方案具有更好的灵活性,而具体到解码过程中的典型算法,特别是循环计算,比现有的已提出的硬件加速器具有更好的加速性能。     

一种利用分支光波导实现OCDMA编/解码的方案

提出了一种新的光ＣＤＭＡ编／解码方案－分支光波导编／解码方案,研究了分支光波导编／解码的基本原理,给出了分支光波导／解码器结构,分析结果表明,所提出的分支光波导编／解码方案可以在全光水平上实现ＣＤＭＡ编／解码,具有变址灵活、易控制的优点,摆脱了光电转换的瓶颈,易实现光ＣＤＭＡ编／解码器的集成。