一种针对AVS去块滤波的高性能结构

在AVS视频解码器设计中,环路去块滤波成为实时处理的瓶颈之一。该文提出了一种实用的环路滤波结构,处理一个宏块只需要164个周期。使用新颖的滤波顺序,待滤波数据缓冲从1616宏块大小降低为168半宏块大小。使用数据重用策略, 滤波中间数据的存储空间大大减小。实验表明,使用0.18m CMOS工艺,在50MHz下综合,该文提出的设计只需要9.2k门。工作在50MHz频率下,该文提出的设计能够支持高清视频解码的实时滤波处理。     

一种支持H.264与AVS的高效环路滤波器设计

提出一种高效的多模环路滤波器,支持H.264 BP/MP/HP和AVS的视频解码.为实现H.264和AVS滤波结构的复用,对宏块中需要滤波的边界作了修正;使用新颖的混合滤波顺序和宏块分割策略,提高数据的重用率,减小片上缓存;采用并行流水处理等技术提高数据吞吐量.使用65 nm的CMOS工艺库,在200 MHz的工作频率...     

一种高效的AVS自适应环路滤波器硬件设计

提出了一种高效的AVS自适应环路滤波器的结构设计。滤波器设计了5级流水线结构,通过优化滤波顺序,合理地安排片上存储空间,大大缩短了处理一个宏块的周期。提出的设计结构,处理一个宏块只需要112个周期。实验表明,使用0.18μm SMIC CMOS库,在125 MHz频率下综合,所提出的结构只需20.7千门,可以被用于AVS高清视频的实时滤波处理。     

AVS环路滤波专用结构

提出了一种用于AVS去块效应虑波的实用环路滤波结构.使用优化的滤波顺序,处理一个宏块只需要168个周期,而且硬件面积大大减小.实验表明,使用0.18μm CMOS工艺,所提出的结构只需要11.23千门.在50 MHz工作频率下,能够支持AVS高清视频解码的实时滤波处理.     

H.264解码器中一种新颖的去块效应滤波器设计

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计.该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗.该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期.使用0.18μmCMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW.仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/Avc实时解码器中.     

一种适用于AVS去块滤波器的硬件实现方法

设计一种自适应去块滤波器的硬件实现方法,采用垂直滤波和水平滤波交叉的处理顺序,通过使用寄存器组进行转置和存储中间数据,极大减小了访问带宽和片上存储资源,通过有效的控制机制实现了在289个时钟周期内对单一宏块数据进行去块滤波,可满足高清视频实时编码的需要.     

基于H.264去块滤波算法设计及电路实现

提出了一种适用于H.264解码器环内去块滤波效应的ASIC结构.该结构利用两个滤波器完成滤波操作,大大减少了滤波处理的周期数(124).同时利用数据间的相关依赖性合理地安排滤波顺序.通过增加SRAM使左边相邻宏块和上边相邻宏块来自本地,减少外部SDRAM的读取次数.同时内置一个32×32bit暂置向量寄存器,完成水平滤波与垂直滤波的交替,使数据流入处理完成后按正确格式送出,减少数据重复读取.     

H.264/AVC中去块效应环路滤波的VLSI实现

提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。     

AVS解码器环路滤波的优化及实现

AVS编解码器采用环路滤波去除块效应来提高图像质量,而环路滤波复杂度高、运算量大,且滤波过程数据访问频繁,严重影响了代码的执行效率.为提高解码速率,通过分析滤波算法特点,调整滤波结构,优化滤波算法,部分代码采用DSP汇编语言.结果表明与传统的C相比,缩短了代码运行时间,提高了执行速度,达到实时解码的要求.     

AVS环路滤波器的VLSI设计与实现

设计并实现了一种适用于AVS高清解码器的环路滤波器。该结构利用将水平边和竖直边相邻块数据分开存储的方法,以及流水线的滤波操作,加快了环路滤波器的处理速度,提高了工作频率。利用片内SRAM部分数据自更新的方法,减少了数据的传输。该VLSI实现采用0.18μm CMOS工艺综合的最高工作频率为167 MHz,电路规模约36 k等效逻辑门(含片内SRAM)。仿真结果显示,设计的环路滤波器能够对AVS高清视频(1 280×720 60帧/s)进行实时的环路滤波。该环路滤波器可用于AVS高清实时解码器芯片中。