赛灵思发布新一代Vivado设计套件

赛灵思公司日前公开发布以IP及系统为中心的新一代颠覆性设计环境Vivado设计套件,     

赛灵思新版全功能免费设计套件

赛灵思公司（Xilinx）宣布推出该公司可免费下载的开发系统ISE WebPACK的最新版本ISE WebPACK8．1i。新版本包含了ISE Foundation的所有特性，增加了CoteGenerator、FPGAEditor和对多种仿真器的支持，对嵌入式、DSP和实时调试设计流程提供完全支持。     

Vivado设计套件：设计套件

赛灵思公司推出Vivado设计套件2012．3版本,为在多核处理器工作站上运行该工具的客户提供全新的增强功能．大幅提升生产力,同时,还为加速设计实现提供了全新的参考设计。     

赛灵思推出SPARTAN-3AN入门套件

2007年7月11日，全球可编程解决方案厂商赛灵思公司开始提供低成本SPartan-3AN入门套件。该套件是宽带接入、数字显示屏、机顶盒、数据采集和低功耗移动以及手持设备等需要更高系统集成度或安全性能的大批量非易失应用原型设计的理想选择。     

赛灵思推出ISE WEBPACK 9．1i设计套件

全球领先的可编程逻辑解决方案提供商赛灵思公司日前宣布推出最新版本、可免费下载的逻辑设计套件——集成软件环境（ISE）WebPACK9．1i，目前用户可立即下载使用。这一新版本包含了使用广泛的赛灵思ISE Foundation软件9.1i版的所有特性，并可对嵌入式、数字信号处理（DSP）和实时调试设计流程进行全面支持。特别值得一提的是，ISEWebPACK 9．1i软件还包括了赛灵思新的Smart Compile技术，因而与此前的版本相比，可将硬件实现速度提高多达6倍，与此同时还可确保设计中未变更部分实施结果。ISEWebPACK9.1i软件还增加了对Spartan-3A系列FPGA所有器件以及部分Virtex-4和Virtex-5FPGA器件的支持。新的功耗优化功能还可帮助设计人员将动态功耗平均降低10％。     

赛灵思推出ISE 12.3设计套件

支持AXI4接口IP的推出,和即插即用FPGA设计的实现赛灵思公司（Xilinx）宣布推出ISE12.3设计套件,这标志着这个FPGA行业领导者针对片上系统设计的互联功能模块,开始推出满足AMBA4AXI4规范的IP核,以及用于提高生产力的PlanAhead设计和分析控制台．同时还推出了用于降低了Spartan-6 FPGA设计动态功耗的智能时钟门控技术。     

赛灵思推出ISE设计套件新版本——ISE 12

赛灵思公司日前推出ISE(R)软件设计套件最新版本ISE(R)12.ISE设计套件首次利用"智能"时钟门控技术,将动态功耗降低达30%.此外,该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合AMBA 4 A×14规范的IP支持,同时具备第四代部分重配置功能的直观没计流程,可降低多种高性能应用的系统成本.     

Vivado设计套件2012．2面向公众开放

Vivado设计套件2012．2已向目前所有质保期内的ISE设计套件用户免费提供。Vivado设计套件2012．2的发布分为两个阶段,首轮发布致力于加快C语言和RTL的实现速度;第二轮发布则着重加快系统级功能的集成速度。该版本提供了高度集成的设计环境（IDE）和全新一代系统到IC工具,其中包括高层次综合、     

PlanAhead工具提高设计效率

设计问题尤其涉及到那些大型高性能计划,最有效的解决方法就是首先对问题详尽分析,然后将大问题分解成易于管理的小问题。观察近年来可编程器件的发展过程, FPGA在尺寸和复杂性方面有巨大的提高,但PLD EDA工具却相对没有多少变化。在传统的扁平设计流程中,每个设计更改都意味着要对整个设计重新综合、重新实现。对于要在几百万门的器件上实现的复杂设计来说,即使是一个微小的更改也会导致长时间的令人无法接受的布局布线(PAR),更不要说典型设     

赛灵思 推出最新版ISE 13.2设计套件

为Kintex-7和Virtex-7 FPGA提供部分重配置功能,大幅提升工作效率赛灵思公司(Xilinx)宣布推出最新版ISE13.2设计套件,为28nm7系列产品,包括将于近期面世的Virtex-7 VX485T提供支持。同时,最新版本的ISE设计套件将采用堆叠硅片互联技术构建的业界最高密度的Virtex-72000T器件的设计性能提高了25%。最新版ISE软件还     

赛灵思六大领域专用开发套件大幅提升SoC设计效率

目标设计平台是赛灵思(Xilinx)公司帮助开发人员在FPGA设计时专注于产品创新与差异化的创新理念。目前,在目标设计平台的基础上,赛灵思有了最新一步的发展,推出了六大领域优化开发套件(领域专用目标设计平     

赛灵思丰富目标设计平台 在基础之上再添领域专用套件

今年年初,赛灵思率先在FPGA领域提出目标设计平台概念,旨在通过选用开放的标准、通用的开发流程以及类似的设计环境,减少通用工作对设计人员时间的占用,确保他们能集中精力从事创新性的开发工作。     

基于达芬奇技术的开发套件简化视频应用设计

基于达芬奇技术的新型数字视频软件开发套件包括eXpressDSP配置套件、基于eXpressDSP数据可视化技术的TMS320DM644x SoC分析器，以及MontaVista的Linux技术，可实现出色的软件集成度与系统可视性，能够快速高效地集成并调节复杂系统。     

赛灵思ISE~设计套件11.1版为FPGA应用推波助澜

赛灵思公司近日宣布正式推出ISE 设计套件11.1版本（ISE  Design Suite 11.1）。这一FPGA设计解决方案为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。     

赛灵思推出ISE12．3设计套件进一步优化功耗

赛灵思公司最近宣布推出ISE 12．3设计套件,这标志着这个FPGA行业领导者针对片上系统设计的互联功能模块,开始推出满足AMBA 4AXI4规范的IP核,以及用于提高生产力的PlanAheadTM设计和分析控制台,     

赛灵思推出ISE设计套件11．3版本

赛灵思公司日前宣布推出ISE设计套件11．3版本软件，为Virtex-6HXTFPGA设计提供支持。Virtex-6HXT FPGA专为40G／100G有线通信和数据通信而优化，为超高带宽系统的设计人员提供线速超过11Gbps的串行接口技术。ISE设计套件11．3版本的推出，使设计人员得以利用涵盖整个主流、高端以及超高端串行设计应用的所有连接领域内带有串行收发器的FPGA产品。     

IGLOO PLUS入门级工具套件

低成本IGLOO PLUS入门级工具套件备有IGLOO PLUS系列低功耗现场可编程门阵列,提供可编程逻辑器件极佳的每I／O功耗、逻辑和功能比率。IGLOOPLUS入门级工具套件可让设计人员快速评测Actel的IGLOOPLUS系列器件,并构建其设计原型。IGLOOPLUS器件的系统门范围为30000-125000个,电压范围为1．2-1．5V,     

莱迪思发布新款ispLEVER CLASSIC设计工具套件

莱迪思半导体公司（Lattice Semiconductor Corporation）近日发布ispLEVER Classic1．5版设计工具套件。功能丰富的ispLEVER Classic1．5设计软件将继续支持超低功耗的ispMACH 4000ZECPLD系列,以及所有莱迪思成熟的可编程器件,     

赛灵思推出基础目标设计平台

赛灵思公司（Xilinx,Inc）日前宣‘布推出赛灵思基础目标设计平台,致力于加速基于其Virtex-6和Spartan-6现场可编程门阵列（FPGA）的片上系统（SoC）解决方案的开发。这款基础级目标设计平台在完全集成的评估套件中融合了ISE设计套件11．2版本、     

赛灵思同时推出六大领域优化开发套件

赛灵思公司日前宣布,作为公司目标设计平台最新一步的发展,赛灵思同时推出六大领域优化开发套件。目标设计平台是赛灵思公司帮助开发人员在FPGA设计时专注于产品创新与差异化的创新理念。这些面向Virtex-6和Spartan-6系列的开发平台可大幅缩短实现最佳系统性能所需的时间,同时还确保片上系统开发阶段的低功耗水平。