一种应用于GNSS接收机的低噪声和低杂散频率综合器

A low phase noise and low spur phase locked loop （PLL） frequency synthesizer for use in global navigation satellite system （GNSS） receivers is proposed. To get a low spur, the symmetrical structure of the phase frequency detector （PFD） produces four control signals, which can reach the charge pump （CP） simultaneously, and an improved CP is realized to minimize the charge sharing and the charge injection and make the current matched. Additionally, the delay is controllable owing to the programmable PFD, so the dead zone of the CP can be eliminated. The output frequency of the VCO can be adjusted continuously and precisely by using a programmable LC-TANK. The phase noise of the VCO is lowered by using appropriate MOS sizes. The proposed PLL frequency synthesizer is fabricated in a 0.18 μm mixed-signal CMOS process. The measured phase noise at 1 MHz offset from the center frequency is -127.65 dBc/Hz and the reference spur is -73.58 dBc.     

脉冲抽样法测量低频相位差

介绍了一种用脉冲抽样法测量低频相位差的技术。这种技术以可编程逻辑门阵列(FPGA)和单片机为核心,测量的精度达到0.1°。和传统的测相法比较,这种测量方法最大的优点是省去了大量的硬件电路,特别是省去了对速度和漂移特性要求苛刻的整形电路,也省去了鉴相电路、大小相角判别电路,只需增加一个抽样保持电路,给设计、调试带来了方便,而且,这种测量没有传统意义的幅相误差,给整机性能的稳定性和一致性带来了好处。     

A dual-band frequency synthesizer for CMMB application with low phase noise

A wide-band frequency synthesizer with low phase noise is presented.The frequency tuning range is from 474 to 858 MHz which is compatible with U-band CMMB application while the S-band frequency is also included. Three VCOs with selectable sub-band are integrated on chip to cover the target frequency range.This PLL is fabricated with 0.35μm SiGe BiCMOS technology.The measured result shows that the RMS phase error is less than 1°and the reference spur is less than -60 dBc.The proposed PLL consumes 20 mA cu...     

一种应用于CMMB的双频段低噪声频率合成器

A wide-band frequency synthesizer with low phase noise is presented. The frequency tuning range is from 474 to 858 MHz which is compatible with U-band CMMB application while the S-band frequency is also included. Three VCOs with selectable sub-band are integrated on chip to cover the target frequency range. This PLL is fabricated with 0.35 μ m SiGe BiCMOS technology. The measured result shows that the RMS phase error is less than 1^o and the reference spur is less than –60 dBc. The proposed PLL consumes 20 mA current from a 2.8 V supply. The silicon area occupied without PADs is 1.17 mm².     

一种宽带低相噪频率合成器的设计方法研究

提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环（phase locked loop,PLL）芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当.     

X波段低相噪频率综合器设计

介绍了一种X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术,实现X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达-68 d Bc,相噪优于-99 d Bc/Hz@1 k Hz,-104 d Bc/Hz@10 k Hz,-106 d Bc/Hz@100 k Hz。重点论述了所采用的低相噪阶跃倍频的关键技术,详细分析了重要指标及其实现方法,实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。     

低相噪毫米波频率合成器设计

简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成（DDS）技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc／Hz@10kHz,提升了整个毫米波通信系统的性能。     

一种X波段低相噪跳频源的设计

基于小数分频锁相环HMC704LP4设计了一种X波段跳频源,具有相位噪声低、杂散低、体积小的特点。针对指标要求拟定设计方案,简述设计过程,给出设计参数,对关键指标进行分析仿真,并给出测试曲线。     

基于空间频域算法的白光干涉微位移测量法

为了满足光学及精密机械领域精密测量的要求,提高微位移器位移量的测量精度,在对传统的接触式干涉仪改造的基础上,采用空间频域算法计算出了白光干涉图零级条纹的中心位置,并根据零级条纹中心的移动量得到待测的微位移量.该方法能够测量连续和阶跃变化的位移量.实验以压电陶瓷微位移装置(PZT)为例,测试了其电压一位移曲线,测量重复性达到1 nm.结果表明,该方案稳定有效,不易受噪声和色散的影响,测量重复性好.     

低相噪低杂散650MHz点频源的设计

提出了一种锁相环内倍频的设计方法用于低相噪低杂散650 MHz的点频源。采用晶体滤波器将10 MHz源的倍频信号提取出来,然后再利用锁相环倍频至需要的650 MHz,最后放大滤波输出。测试结果表明,该点频源的相位噪声为–77 d Bc@1 Hz,–95.4 d Bc@10 Hz,–107.5 d Bc@100 Hz,–116.2 d Bc@1 k Hz,–114.3 d Bc@10 k Hz,–121.8d Bc@100 k Hz,–137.9 d Bc@1 MHz;输出功率9.8 d Bm;谐波抑制–78 d Bc;幅度稳定度±0.5 d B/24 h。该点频源具有低相位噪声、低杂散、高频率稳定度等性能,且结构简单实用。     

低频相位仪电路的改进与仿真

以一级RC电路作为移相网络,对低频相位仪波形转换电路单元进行改进,采用同相输入滞回比较器电路以提高抗干扰能力,采用二分频鉴相电路以实现精确的鉴相脉冲,采用移相信号放大电路以实现5 Hz～20 kHz相位差频率测量范围,进一步引入自动增益控制技术,介绍了由集成运放和模拟开关构成的程控增益放大器.通过Multisim 10对400 Hz及40 Hz时电路改进前后输出波形及相位差的仿真结果表明,改进电路性能指标达到了设计要求,提高了相位差的测量精度.     

一种低附加相位噪声的频率合成方法

频率源的相位噪声水平直接制约雷达的性能上限,因而低相噪频率合成技术是高性能雷达系统的一项关键技术。现有低相噪频率合成方法常用高次倍频实现,整体性能上严重依赖于低相噪晶振,成本一直居高不下。对此,提出一种低附加相位噪声频率合成方法,即采用最小化链路上附加相位噪声的技术,用普通恒温晶振级联低相噪放大器、梳状谱发生器和锁相环,最终实现低相位噪声的频率合成。实测数据表明,本文方法以100 MHz普通恒温晶振为参考,积分区间[1 kHz, 30 MHz]的时间抖动为11 fs,频率合成在5.8 GHz载波的相位噪声为-119 dBc/Hz@1 kHz,积分区间[1 kHz, 30 MHz]的时间抖动为13.7 fs,总附加时间抖动为8.17 fs,附加相位噪声仅1.9 dB,达到了业界领先水平,能够有效提升毫米波雷达系统的成像性能,优于传统频率合成方法。     

基于HMC830的低相噪低杂散频率源的设计

针对频率源的相噪会恶化采样数据的信噪比,杂散会降低接收机灵敏度,提出了一种低相噪低杂散的设计方法。该方法利用Hittite公司的新推出的集成VCO的锁相环芯片HMC830进行设计．供电部分采用多个低噪声稳压芯片,参考频率源为Pascall公司的OCXO晶振,环路滤波器为无源四阶,使用Hittite PLL Design...     

采用相位判决的低复杂度广义空间调制检测算法

针对广义空间调制(GSM)系统中信号检测复杂度过高的问题,提出了一种基于相位判决的低复杂度检测算法.首先根据一种排序准则对天线组合进行排序,然后将排序后的天线组合中的符号向量依次通过基于相位判决的迫零(ZF)均衡器进行检测,最终得到星座调制符号和激活天线组合.分析和仿真结果表明,该检测算法可以有效缩小接收端的搜索范围,在提供与最大似然(ML)检测算法相近的误比特率(BER)性能的同时,计算复杂度降低了98％.     

超宽带低相噪频率合成器的实现

介绍了1种频率范围4~16GHz,步进1MHz的超宽带、小步进、低相噪频率合成器的实现方法。通过混频式锁相环方案,大大降低了环内分频比,选用低相噪器件,以及采用了梳状谱发生器代替传统的大步进环等措施,使输出实现了低相噪指标。在16GHz输出时,相位噪声指标小于-90dBc/Hz(@10kHz)。并通过对合成器指标的分析,阐述了在混频环设计过程中需要注意的一些问题。     

X波段低相噪宽频带雷达频率综合器设计

随着雷达导引头在弹载方面的广泛应用,导引头的抗电子干扰能力成为一项关键技术。雷达频率综合器作为雷达系统的核心部件,其产生本振信号的质量对雷达系统的抗电子干扰能力具有决定性影响,这对本振信号的跳频带宽、相位噪声、杂波抑制度、平坦度等参数指标提出了更高的要求。本文运用直接数字频率合成(DDS)技术和先进设计系统(ADS)仿真技术进行宽带阻抗匹配,采取有效信号串扰隔离技术,使雷达频率综合器的X波段本振信号的各项指标得到明显改善。通过实验测试,本振信号可以实现快速跳频,跳频带宽达到500 MHz,提高了雷达的抗干扰能力;相位噪声优于-98 dBc/Hz@1 kHz,有效改善了雷达导引头的接收灵敏度。     

A novel wideband low phase noise 2:1 frequency divider

This paper describes a novel low-power wideband low-phase noise divide-by-two frequency divider.Hereby,a new D-latch topology is introduced.By means of conventional dynamic source-coupled logic techniques,the divider demonstrates a wideband with low phase noise by adding a switch transistor between the clock port and the couple node of the input NMOS pair in the D latch.The chip was fabricated in the 90-nm CMOS process of IBM.The measurement results show that the frequency divider has an input frequency range from 0.05 to 10 GHz and the phase noise is-159.8 dBc/Hz at 1 MHz offset from the carrier.Working at 10 GHz,the frequency divider dissipates a total power of 9.12 mW from a 1.2 V supply while occupying only 0.008 mm2 of the core die area.     

一种新型的宽带低相位噪声2分频器

通过对各种2分频器结构的研究,提出一种新结构的D触发器。由此触发器组成的2分频器具有宽带低相位噪声的特点。与传统的动态SCL结构的D触发器相比,通过在D触发器的输入对管的耦合端口和时钟端口之间加一个开关管,扩展了工作带宽并同时保持了低的相位噪声。此芯片采用IBM 的90nm CMOS工艺。测试结果表明,此2分频器工作的频率范围为：0.05-10GHz。工作频率为10GHz时,输出信号的相位噪声在频偏1MHz处为-159.8 dBc/Hz 。工作电压为1.2V,功耗为9.12mW。核心芯片面积仅为0.008mm2。     

基于HMC703的宽带低相噪低杂散频率合成器设计

主要介绍了基于HMC703锁相环芯片的400¹ 000 MHz宽带低相噪低杂散频率合成器的软硬件设计方案,给出了相位噪声软件仿真曲线和实际测试得到的曲线,调试实验结果表明,该设计较好地达到了预期指标要求,还给出了部分软件控制代码,对于使用该芯片的用户起到一定的指导意义。     

A low phase noise and low spur PLL with auto frequency control circuit for L1-band GPS receiver

A low phase noise and low spur phase-locked loop (PLL) for L1-band global positioning system receiver is proposed in this paper. For obtaining low phase noise for PLL, All-PMOS LC-VCO with varactor-smoothing technique and noise-filtering technique is adopted. To reduce the reference spur, a low current-mismatch charge pump is carefully designed. A quasi-closed-loop auto frequency control circuit is used to accelerate the lock process of PLL. The PLL is fabricated in 180 nm CMOS Mixed-Signal process while it operates under 1.8 V supply voltage. The measured output frequency of PLL is 1.571 GHz and output power is −1.418 dBm. The in-band phase noise is −98.1 dBc/Hz @ 100 kHz, while the out-band phase noise is −130.3 dBc/Hz @ 1 MHz. The reference spur is −75.8 dBc at 16.368 MHz offset. When quasi closed-loop AFC is working, the measured lock time is about 10.2 μs.