QuartusⅡ软件扩展支持28nm FPGA

Altera公司发布成熟可靠的最新版QuartusⅡ开发软件。QuartusⅡ软件12．0版进一步提高了用户的效能和性能优势，例如，对于高性能28nm设计，编译时间大大缩短。其他更新包括扩展28nm器件支持，初次支持Altera SoC FPGA，增强Qsys系统集成和DSP Builder工具，以及经过改进的知识产权（IP）内核等。     

产业信息

Quartus II 11.1版支持Arria V和Cyclone V FPGAAltera公司推出Quartus II软件11.1版。这一新版软件扩展了Altera 28nm FPGA支持,包括对Arria V和Cyclone V FPGA的编译支持,还增强了对Stratix V     

Altera Quartus II软件12．1版加速系统开发

Altera公司推出Quartus II软件12．1版——在CPLD、FPGA、SoC FPGA和HardCopy ASIC设计方面,性能和效能首屈一指的设计套装软件。这一最新版软件进一步简化传统的硬件开发任务,增强了Quartus II软件的高级设计环境,因此,用户提高了效能,同时全面受益于Altera器件的各种前沿功能。Quartus II软件12．1版含有面向Open CL的SDK,增强了对高级设计流程的支持。     

Altera交付14.0版Quartus Ⅱ软件

正Altera公司发布高性能的Quartus Ⅱ软件14.0版。Altera的这一最新版软件编译时间显著缩短。Quartus Ⅱ软件14.0版支持用户更高效的迅速实现FPGA和SoC设计。最新版包括新的快速重新编译特性,对设计进行小改动后,编译时间缩短了4倍;以及极佳的PCI Express(PCIe)IP解决方案,性能达到企业级水平。此外,这个版     

QuartusⅡ6．1在65nm FPGA上实现优异的性能和效能

Altera公司近日推出了QuartusⅡ6．1软件，帮助设计人员实现优异的性能和效能。该版本对PowerPlay功耗优化工具进行了改进，与Altera Stratix Ⅲ FPGA的可编程功耗技术相结合，总功耗比Stratix Ⅱ FPGA降低了50％，与竞争的65nm器件相比，QuartusⅡ6．1在stratix Ⅲ FPGA上性能平均快出一个速率等级，编译时间平均缩短55％（请参考相关的Stratix Ⅲ FPGA发布www.altera.com／stratix3release）。     

基于FPGA的乒乓游戏机设计

本文使用FPGA芯片来模拟实际的乒乓球游戏。本设计是基于Altera公司的FPGA CycloneⅡ芯片EP2C35的基础上实现,运用Verilog HDL语言编程,在QuartusⅡ软件上进行编译、仿真,最终在Altera公司的DE2开发板上成功实现下载和调试。     

Altera发布Quartus Ⅱ软件Arria 10版v14.0

正Altera公司发布Quartus Ⅱ软件Arria 10版v14.0——先进的20nm FPGA和SoC设计环境。客户可以使用这一最新版软件所包含的全系列20nm优化IP内核,进一步加速其Arria 10FPGA和SoC设计。Quartus Ⅱ软件Arria 10版v14.0编译时间显著缩短。利用这一效能优势,客户缩短了设计迭代,20nm设计迅速达到时序收敛。这一最新版软件包括了全套的20nm优化IP内核,从而缩短了设计周期。系列IP包括标准协议和存储器接口、DSP和SoC IP内核。Altera还针对Arria 10FPGA和SoC,优化了其流行的IP内核,包括100G以太网、300GInterlaken,Interlaken旁视以及     

Altera MAX V CPLD的工程设计应用及系统开发

本文阐述了Altera MAX V最小系统从硬件原理图到PCB设计、从软件QuartusII编写VHDL到Modelsim-Al-tera的软件仿真,以及最终的程序下载到开发板上的整个工程设计调试过程,为后续的Altera MAX V工程设计应用提供技术参考和支持.     

基于FPGA的串行通信控制系统的设计

在Altera Cyclone Ⅱ平台上采用"自顶向下"的模块化设计思想及VHDL硬件描述语言,设计了串行通信控制系统。在Quartus II软件上编译、仿真后下载到FPGA芯片EP2C5Q208上,进行在线编程调试,实现了串行通信控制功能。基于FPGA的系统设计调试维护方便、可靠性高,而且设计具有灵活性,可以方便地进行扩展和移植。     

基于FPGA的RISC的设计和仿真

介绍了一种基于FPGA的RISC的设计方法。该方法以Altera公司的Quartus Ⅱ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了Quartus Ⅱ软件的功能,验证了FPGA设计RISC的可行性。     

Quartus Ⅱ v14.1支持具有硬核浮点DSP模块的FPGA

Altera公司发布其Quartus II软件v14.1,扩展支持Arria 10FPGA和SoC——FPGA业界具有硬核浮点DSP模块的器件,也是集成了ARM处理器的20nm SoC FPGA。Altera最新的软件版本可立即支持集成在Arria 10FPGA和SoC中的硬核浮点DSP模块。用户现在可以选择三种独特的DSP设计输入流程,DSP性能达到1.5     

基于FPGA的织机远程监测系统的设计与实现

选用FPGA来控制织机监测系统的外围电路,以Altera公司的Cyclone EP1C12Q240作为核心芯片,EPCS4作为系统的配置芯片,在SoPC上集成了软核CPU、锁相环、存储器、Ⅰ/O接口及可编程逻辑,并在QuartusⅡ和Nios Ⅱ IDE平台上运行。通过在某纺织厂现场系统调试,实现了对织机的实时监测,达到了预期的目的。     

Altera的DSP Builder现支持FPGA协处理器

2003年5月5日,Altera公司推出业界领先的2.1版DSP Builder数字信号处理器开发工具,它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的MATLAB和Simulink DSP开发软件。2.1版扩充了DSP Builder的功能,能够和     

基于NiosⅡ的SOPC多处理器系统设计方法

详细地阐述基于NiosⅡ和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusⅡ、SOPC Builder和NiosⅡ IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享.     

第三种嵌入式软核处理器帮助Altera SORC Builder工具扩展系统级设计优势

Altera公司宣布,Freescale将为SOPC Builder工具推出32位 V1 Coldffire软核。为讯速方便地使用Altera Cyclone Ⅲ FPGA建立系统级设计,设计人员现在使用SOPC Builder工具时,可以选择Freescale、ARM或者Altera软核处理器以及50多种其他的知识产权（IP）模块。     

基于FPGA的嵌入式系统的研究与应用

嵌入式系统是嵌入到对象体系中的专用计算机系统，包括硬件和软件两大部分。设计中使用的硬件是Altera公司开发的NIOSⅡ嵌入式处理器软核及用户逻辑。文章主要介绍FPGA和SOPC的特点及其发展趋势以及如何使用Quartus Ⅱ42和NIOSⅡIDE等开发工具在FPGA器件上实现SOPC的设计。     

非接触式测速系统的FPGA开发

针对Altera公司的DE2开发板及其第三方Terasic公司提供的CCD摄像头模块,开发研究了基于现场可编程门阵列FPGA的非接触式测速系统。运用Quartus II软件对Verilog代码进行编译和调试,部分实现了代码的优化和处理,给出了算法实现的具体方式,达到了速度测量的目的。     

Altera交付全面的28nm FPGA系列开发套件

Altera公司宣布,开始提供Cyclone V GX FPGA开发套件,这是28nm开发套件,支持面向大批量应用的低成本、低功耗系统级解决方案的快速设计和开发。Altera现在可以交付全面的系列套件,支持Altera全系列低成本、中端和高端28nm FPGA,帮助客户以最快的方式将基于28nm的系统推向市场。     

基于FPGA的FFT算法研究

本文针对目前数字信号处理中广泛采用的快速傅里叶变换FFT(Fast Fourier Transform)算法采用软件编程来实现的应用现状,在对FFT算法进行分析的基础上,研究基于FPGA(Field Programmable Gate Array)芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核来定制FFT功能,最后分别使用Quartus Ⅱ和matlab软件开发工具验证实现.     

Altera发售具有背板功能收发器的Stratix V FPGA

Altera公司开始批量发售FPGA高性能、具有背板功能的收发器。Altera的Stratix V FPGA能够提供14.1Gbps收发器带宽,且支持最新一代光纤通道协议