一种超βNPN晶体管的研制

阐述了一种超β NPN型晶体管的研制及实现批量生产的过程。该晶体管在VCE=5V、Ic=500mA大电流下工作时，电流增益可达到900-1800，且器件的BV CEO、BV CBO耐压比较高，其中，BV EBD达15V以上，完全满足低频大电流超高增益晶体管的实用要求。     

新颖中功率NPN三极管ZXTN系列

近年来,随着科学技术及半导体工艺技术的发展,半导体器件的性能有了很大的提高。过去在杂志上介绍各类新型集成电路较多,而分立器件则相对报导较少。实际上,最近几年就以双极型晶体管（以下简称三极管）来讲开发出不少新产品,在性能上与老产品相比较有很大的改进：主要是减小功耗、增加输出电流,并且提出崭新的参数概念。     

一种单层多晶硅BiCMOS工艺研究

介绍了一种单层多晶硅ＣＭＯＳ工艺。该工艺采用Ｐ型衬底,Ｎ型Ｐ型双埋层,Ｎ型薄外延结构,掺杂多晶硅作为ＣＭＯＳ晶体管栅极和双极ＮＰＮ晶体管的发射极。ＣＭＯＳ晶体管采用源漏自对准结构,钛和铝双层金属作为元件互连线,ＰＥＣＶＤＳｉＮｘ介质作为钝化薄膜。     

基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制.该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率.通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管.该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制.     

多晶硅发射极NPN管的辐射效应研究

为了研究多晶硅发射极双极晶体管的辐射可靠性,对多晶硅发射极NPN管进行了不同偏置条件下⁶⁰Co γ射线的高剂量率辐照试验和室温退火试验。试验结果表明,辐射后,基极电流IB显著增大,而集电极电流IC变化不大;反偏偏置条件下,IB的辐射损伤效应在辐射后更严重;室温退火后,IB有一定程度的持续损伤。多晶硅发射极NPN管与单晶硅发射极NPN管的辐射对比试验结果表明,多晶硅发射极NPN管的抗辐射性能较好。从器件结构和工艺条件方面,分析了多晶硅发射极NPN管的辐射损伤机理。分析了多晶硅发射极NPN管与单晶硅发射极NPN管的辐射损伤区别。     

一种高电流增益的SiGe HBT的研制

研制了一种平面集成多晶发射极SiGe HBT。经测量,在室温下电流增益β大于1500,最大达到2800,其Vceo为5V,厄利（Early）电压VA大于10V,βVh乘积达到15000以上。这种器件对多晶硅发射极砷杂质浓度分布十分敏感。     

一种高性能2.0umBiCMOS工艺

本文介绍一种高性能２．０ｕｍＢｉＣＭＯＳ工艺。该工艺采用Ｐ型衬底Ｎ型Ｐ型双埋层，Ｎ型薄外延结构，掺杂多晶作为ＣＭＯＳ晶体管栅杉双极晶体管的发射极。ＣＭＯＳ晶体管源漏自对准结构，钛和铝双层金属作为元件互连和ＰＥＣＶＤ ＳｉＮｘ介质作为钝化薄膜。     

多晶硅工艺在超高频晶体管中的应用

试验使用ＬＰＣＶＤ多晶硅薄膜工艺，以掺杂多晶硅发射极结构取代传统的泡发射极Ｔｉ－Ａｌ结构，用于超高频晶体管生产中，改善了器件性能，提高了成品率和可靠性。     

超高电流增益多晶硅发射极BICFET的研制与特性

研制并测量了poly－Si（n+）／UTI／n－Si隧道结发射极双极反型沟道场效应晶体管（BICFET）．发现在极低电流下，此器件的小信号电流增益（G）超过106．本文对此作出了新的解释．     

超高频多晶硅发射极晶体管的研究

本文描述了一种实现亚１００ｎｍ基区宽度的晶体管结构。加工工艺类似ＢＳＡ（硼硅玻璃自对准）技术，可实现亚１００ｎｍ的基区结深，还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比，这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题：二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极，ＲＴＡ（快速热退火）用于形成晶体管的单晶发射区，为提高多晶发射区的杂质浓度     

一种优化设计的高频高压电力半导体器件

介绍一种优化设计的静电屏蔽晶体管（ＧＡＴ）的结构、工作原理。通过采用网格版图设计，加场限环，使器件具有更好的高耐压、高频率、快速开关和宽的安全工作区等良好性能。     

多晶硅发射极双极晶体管的工艺设计及计算机模拟

在简要分析多晶硅发射极双极晶体管特点的基础上，根据国内现有的双极工艺水平，设计了用于制备多晶硅发射极双极晶体管的工艺流程，并给出了一个最小尺寸晶体管的版图，最后对设计的多晶硅发射极晶体管的频率特性进行了模拟。     

一种快速电压变换器的研制

介绍了一种快速电压变换器的电路、版图及工艺设计。该电路采用多晶硅发射极自对准工艺制作，获得了小于50ns的输入输出延迟时间。该电路可广泛应用于GaAs FET功率放大器的控制电路中。     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

多晶硅发射极晶体管的集电区补偿注入技术

本文提出了一种新的提高多晶硅发射极晶体管和电路速度的方法，通过对器件外基区下对应的外延层区域进行离子补偿注入，降低相应外延层中的净掺杂浓度，有效地减小了外基区－集电区单位面积的集电结电容，有利于器件和电路速度的提高．由于内基区下对应的外延层浓度不变，对器件的直流特性无不良影响．本文给出了补偿注入研究结果和器件特性．     

3DK20900高反压大功率硅NPN晶体管的研制

本文较详细地介绍了３ＫＤ２０９００高反压大功率硅ＮＰＮ晶体管的研制过程和生产工艺。该器件最大集电极电流Ｉｃｍ＝２０Ａ，最大耗散功率Ｐｃｍ－２５０Ｗ，Ｃ－Ｅ结反向击穿电压ＶＢＲ（ｃｅｏ）≥９００Ｖ，Ｃ－Ｂ结反向击穿电压ＶＢＲ（ｃｂｏ）≥１２００Ｖ，属国内首创，技术性能指标基本达到国际同类军用产品水平。