真实FPGA器件下单粒子软错误评估工具设计

FPGA器件在航天领域应用广泛,然而在空间环境下,基于SRAM工艺的FPGA器件极易受到单粒子翻转(Single Event Upsets,SEU)影响而导致电路发生软错误。针对具有代表性的Xilinx Virtex系列器件进行了SEU评估方法的研究,设计并开发了一款面向Virtex器件的SEU效应评估工具,并与FPGA标准设计流程进行了有效融合。实验结果表明,提出的评估方法和工具对Virtex器件的SEU效应可以进行准确的评估,从而为FPGA结构设计和应用开发提供先于硬件实现的软件验证环境,对高可靠性FPGA芯片的研究、开发和设计都具有重要意义。     

一种新颖高效抗SEU/SET锁存器设计

随着工艺技术的发展,集成电路对单粒子效应的敏感性不断增加,因而设计容忍单粒子效应的加固电路日益重要.提出了一种新颖的针对单粒子效应的加固锁存器设计,可以有效地缓解单粒子效应对于电路芯片的影响.该锁存器基于DICE和C单元的混合结构,并采用了双模冗余设计.SPICE仿真结果证实了它具有良好的抗SEU/SET性能,软错误率比M.Fazeli等人提出的反馈冗余锁存器结构减少了44.9%.与经典的三模冗余结构比较,面积开销减少了28.6%,功耗开销降低了超过47%.     

空间辐射效应对SRAM型FPGA的影响

以Xilinx的FPGA为例，结合相关试验数据，分析了空间总剂量效应、单粒子翻转、单粒子闩锁、单粒子功能中断、单粒子烧毁、单粒子瞬态脉冲和位移损伤等辐射效应对SRAMFPGA器件的漏极电流、阚值电压、逻辑功能等影响。分析了辐射效应的机理以及FPGA的失效模式。文章可以为SRAM型FPGA在航天领域中的应用提供参考。     

FPGA三模冗余工具的关键技术与发展

SRAM型现场可编程门阵列(FPGA)在空间辐射环境中容易受到单粒子效应的影响,从而发生软错误,三模冗余技术(TMR)是目前使用最广泛的缓解FPGA软错误的电路加固技术。该文首先介绍了三模冗余技术研究现状,然后总结了三模冗余工具常用的细粒度TMR技术、系统分级技术、配置刷新技术、状态同步技术4项关键技术及其实现原理。随着FPGA的高层次综合技术愈发成熟,基于高层次综合的三模冗余工具逐渐成为新的研究分支,该文分类介绍了当前主流的基于寄存器传输级的三模冗余工具,基于重要软核资源的三模冗余工具,以及新兴的基于高层次综合的三模冗余工具,最后对FPGA三模冗余工具的未来发展趋势进行了总结与展望。     

单粒子效应加固及仿真验证技术研究

作为星载设备信号处理核心器件,SRAM FPGA的单粒子效应加固及加固方法验证始终备受关注。文中研究了三模冗余和动态刷新两种加固方法,并设计了故障仿真验证方法,试验应用故障注入技术,采用比对方法,成功对加固方法进行了验证。试验结果显示,文中设计的加固方法可提高抗单粒子性能。     

SRAM型FPGA单粒子翻转模拟系统研究

SRAM型FPGA在空间辐照环境下,容易受到单粒子效应的影响,导致FPGA存储单元发生位翻转,翻转达到一定程度会导致功能错误。为了评估FPGA对单粒子效应的敏感程度和提高FPGA抗单粒子的可靠性,对实现故障注入的关键技术进行了研究,对现有技术进行分析,设计了单粒子翻转效应敏感位测试系统,利用SRAM型FPGA部分重配置特性,采用修改FPGA配置区数据位来模拟故障的方法,加速了系统的失效过程,实现对单粒子翻转敏感位的检测和统计,并通过实验进行验证,结果表明:设计合理可行,实现方式灵活,成本低,为SRAM型FPGA抗单粒子容错设计提供了有利支持。     

FPGA自主刷新技术研究

FPGA自主刷新技术是一种有效减缓FPGA单粒子翻转效应的措施,有利于提高FPGA空间应用时的可靠性。以Xilinx公司Virtex-7系列FPGA为例,研究基于内部配置访问接口(Internal Configuration Access Port,ICAP)对配置存储器的回读和刷新技术、基于帧纠错码(Frame Error Correction Code,FRAME_ECC)对配置存储器的检错和纠错技术等关键技术,使FPGA在空间应用时能够自主检测并纠正由于单粒子翻转造成的FPGA配置存储器位翻转错误,实现对每帧回读配置存储器数据中1比特位翻转错误的纠正及2比特位翻转错误的检测。     

Virtex FPGA抗单粒子翻转技术

SRAM型FPGA开发过程灵活,在航天领域有广泛的应用,但该系列FPGA易发生单粒子翻转事件,导致功能中断或信息丢失。配置刷新结合三模冗余能有效抑制单粒子翻转带来的影响。在详细讨论了配置刷新+三模冗余的基础上,提出了FPGA自主刷新+三模冗余的解决方案,保证FPGA抗单粒子性能的基础上提高了系统的资源利用率,经注错试验验证了方案可行性。     

FPGA抗单粒子翻转软硬件设计分析

介绍了FPGA在空间运行中所受单粒子效应的影响,提出了减缓单粒子翻转影响的硬件设计准则和软件设计方法（TMR和EDAC）,并分析了TMR和EDAC所能达到的效果,为后续星载FPGA抗单粒子翻转设计提供了参考依据。     

使用ISE设计工具优化FPGA的功耗

Xilinx公司设计软件部 SubodhGupta博士,JasonAnderson博士 自从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台.今天,功耗日益成为FPGA供应商及其客户关注的问题.     

一种Xilinx FPGA有效配置位保护方法

机载电子设备中广泛采用的静态随机存储器(Static Random Access Memory,SRAM)型现场可编程门阵列(Field Programmable Gate Array,FPGA)易受到大气中子辐射的影响而发生单粒子翻转.为了提高抗干扰能力,针对SRAM型FP GA需要进行抗单粒子翻转防护,提出了一种X...     

Xilinx低等级FPGA高可靠应用的升级试验方法研究

随着微电子设计与制造水平的不断提高,部分低质量等级集成电路逐渐地具备了应用于高可靠性要求的军事和宇航领域的能力。Xilinx FPGA作为高性能逻辑器件的典型代表,具有较高的设计和工艺成熟度,在军事和宇航领域有着广阔的应用前景。全面梳理了Xilinx FPGA质量等级的定义规则,详细介绍了Xilinx不同质量等级FPGA的厂家保证情况,提出了Xilinx低质量等级FPGA面向高可靠应用的升级试验方法。     

Application of Global Dynamic Reconfiguration in Artificial Neural Network System based on Field Programmable Gate Array

Presented is a global dynamic reconfiguration design of an artificial neural network based on field programmable gate array （FPGA）. Discussed are the dynamic reconfiguration principles and methods. Proposed is a global dynamic reconfiguration scheme using Xilinx FPGA and platform flash. Using the revision capabilities of Xilinx XCF32P platform flash, an artificial neural network based on Xilinx XC2V30P Virtex-Ⅱ can be reconfigured dynamically from back propagation （BP） learning algorithms to BP network testing algorithms. The experimental results indicate that the scheme is feasible, and that, using dynamic reconfiguration technology, FPGA resource utilization can be reduced remarkably.     

基于FPGA的会议系统通信协议设计和实现

结合工程应用需要，介绍了基于FPGA的国际会议系统通信协议设计，使用VHDL语言编程，并在Xilinx公司的Spartan-3系列FPGA上实现。在接收端使用Xilinx的DCM倍频本地时钟来同步接收信号，简化了传输线路。通过对地址查询的特殊处理可保证单机能动态加入网络，提高了系统的灵活性。设计采用低成本的FPGA实现，具有成本低、性能高、灵活性强、速度快等特点。通过工程应用证明了设计是正确可行的。     

基于Virtex-4的DCM动态重配置设计

介绍了Xilinx FPGA中DCM的结构和相关特性,提出了一种基于Xilinx FPGA的DCM动态重配置的原理方法,并给出了一个具体的实现系统。系统仅通过外部和Xilinx XC4VFX100相连的少数控制线,就可以在输入100 MHz时钟源的条件下,对DCM进行50～300 MHz范围内准确、快速地变频。本设计系统具有接口简单、实时性强、稳定性高等特点,目前已成功应用到某星载系统中。     

多通道EOPDH/EOS网桥芯片的FPGA设计

本文介绍了一种EOPDH/EOS网桥芯片的FPGA设计,具体说明了本网桥芯片的FPGA电路设计。将许多复杂的功能集中在FPGA上实现,既可以使得设计目标快速产品化,并可以根据市场要求的变化及时修改电路设计,大大体现出了采用FPGA设计的及时性和灵活性。本设计最终采用了XilinxSpartan-6得以验证实现。     

基于MicroBlaze的以太网通信系统平台设计的研究

现场可编程门阵列(FPGA)是一种应用灵活的电子器件。以Xilinx公司的FPGA为目标器件,利用Xilinx公司的Microblaze微处理器软核,采用基于FPGA的嵌入式系统设计的方法,对构建基于Xilinx FPGA的以太网数据通信系统进行了研究,给出一种不同以往的在FPGA下实现全部以太网的方案。给出了系统的软硬件各个模块以及整体设计的实现,最后通过一个简单的远程控制实例介绍了其工作流程。     

多通道EOPDH/EOS网桥芯片的FPGA设计

本文介绍了一种EOPDH/EOS网桥芯片的FPGA设计,具体说明了本网桥芯片的FPGA电路设计。将许多复杂的功能集中在FPGA上实现,既可以使得设计目标快速产品化,并可以根据市场要求的变化及时修改电路设计,大大体现出了采用FPGA设计的及时性和灵活性。本设计最终采用了XilinxSpartan-6得以验证实现。