插入排序算法的双链表模拟

主要讨论了插入排序算法,并用双链表模拟实现了该算法。在WIN-TC下面调试通过程序并得到正确的执行结果,从而直观地反映出插入排序算法的排序过程。     

一种新的表插入排序算法

表插入排序算法的优点在于其避免了记录的移动,算法执行的花销主要在于查找插入位置,平均时间复杂度为O（n2/4）。针对表插入排序算法中每次查找插入位置均需从表头开始的限制,提出了新的表插入排序算法,给出了相关算法描述及性能分析。大量实验表明,新的表插入排序算法的平均时间复杂度为O（n2/6）,而查找插入位置所需进行的元素比较的次数平均减少了33%。结果显示虽然平均时间复杂度与其他的表插入排序算法相当,但元素比较的次数却有了很大的降低,为下一步与折半查找相结合提供了方向。     

链式二路插入排序算法研究

讨论了在单链表上的二路插入排序算法的实现过程,并分析了时间和空间的复杂度。     

基于双ibutterfly网络的插入排序算法

为实现密码算法硬件实现过程中序列插入排序的高效性，对序列排序特点和当前最为有效的GRP插入排序算法进行分析，基于ibutterfly网络的插入排序实现效率的评估策略，针对GRP算法存在的潜在缺陷，给出GRP算法的改进算法及其硬件实现。利用Matlab对改进算法的实现效率进行验证，基于Design Complier综合工具对其硬件电路进行性能评估，评估结果表明，在硬件面积增加8?2％的基础上，该方案能够有效提升GRP算法的灵活高效性，验证了改进方案的合理性。     

一种3路插入排序算法

提出一种3路插入排序算法,给出算法思想及其实现的实验结果。与传统循环2路插入排序算法相比,该算法在空间复杂度保持不变的情况下,平均时间效率得到了提高。     

快速二维中值滤波算法及其FPGA硬件设计

针对数字图像噪声抑制过程中去噪性能要求较高、处理速度要求较快的问题,以常规中值滤波算法为基础,提出用归并插入排序算法来实现5×5快速中值滤波器的方案。通过对滤波窗口中行列像素点以及对角线上的像素点的归并插入排序,得到窗口的中值,在Xilinx的ISE10.0软件开发环境下成功完成该算法硬件设计。相比常规算法,该方案简单易行、运算速度快,能够满足实时性的要求,易在现场可编程门阵列（FPGA ）上实现,为实时性要求较高的图像去噪领域提供了可靠的技术支持。     

静态链表上排序算法的研究

排序是计算机操作中的一种常用技术,排序算法在顺序表上有很多实现技术,但在静态链表上的研究却很少见。本文讨论了静态链表上冒泡排序,插入排序和选择排序算法的实现思想,用高级语言实现了这几种算法,最后分析了这些算法的性能。     

静态链式二路插入排序算法的研究

排序是计算机操作中的一种常用技术,排序算法在顺序表上有很多实现技术,但在链表上的研究却很少见。本文讨论了在静态链表上的二路插入排序算法的实现思想,并实现了该算法,最后分析了该算法的时间复杂度和空间复杂度。     

浅谈插入排序

排序是计算机程序设计中一种重要操作,其功能是将一个数据元素任意序列重新排成一个按关键字有序的序列。本文详细论述了各种插入排序算法的实现过程、性能分析、算法改进,并利用Turboc2.0环境进行调试和测试操作。     

基于偏序堆的Prim算法设计与实现

本文介绍了借助基于邻接表的偏序堆设计和实现Prim算法的具体方法,文中给出了程序类图、重要数据结构以及关Prim()算法的具体代码,并对算法的执行效率进行分析。