基于FPGA的PN码捕获的设计及实现

PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。     

直扩系统PN码捕获和跟踪的FPGA实现

在数字匹配滤波器和超前滞后鉴相环路的理论基础上,采用VHDL编程,在FPGA芯片上实现PN码捕获和跟踪的电路。详细讨论了各电路模块的设计实现方法。完成电路的仿真验证,给出了仿真波形。结果表明电路工作正常可靠,系统扩展方便灵活,满足设计要求。     

基于FPGA的长PN码快速捕获方法研究

介绍了几种PN码捕获的传统方法，提出了一种用FPGA实现的快速捕获方案——分段并行捕获法，着重分析了它的工作机理，并用FPGA实现。     

基于FFT实现的伪码快速捕获策略及其抗干扰特性研究

介绍了两种不同直扩系统的辅获方案;滑动相关法和基于FFT的快速捕获技术，并对基于FFT的快速捕获技术抗干扰特性进行了分析和比较.理论分析和计算机仿真结果表明，基于FFT的快速捕获法捕获速度快，复杂度低，抗干扰能力强．     

基于FPGA的P码快速捕获模块设计

P码信号主要用于精确定位服务,比C/A码具有更强的抗干扰和保密能力,而复杂环境下弱信号捕获对灵敏度和时间指标提出了更高要求。从研究信号直接捕获算法角度出发,针对弱信号深入研究了基于快速傅里叶变换的频域伪码相位并行搜索的P码直接捕获算法的改进算法——重叠平均法,通过Matlab仿真实验,验证了算法的有效性,同时在现场可编程逻辑阵列中通过新设计思路,实现了该算法的捕获功能,且提高了硬件效率,减少了捕获时间。     

FFT辅助的部分相关码捕获技术的实现

FFT辅助的部分相关伪码快捕方法将沿码相位-多普勒频率的二维搜索简化为沿码相位的一维搜索,克服了多普勒频率的影响,大大缩短了PN码捕获时间,适用于中低轨卫星.文中介绍了该方法的基本原理、性能分析和实现方案.实验结果表明,在大多普勒频偏下FFT辅助的部分相关码捕获方法是一种性能优良的伪码捕获方法.     

扩频码捕获及其FPGA实现

介绍了直接序列扩频通信中m序列的构造及其滑动相关同步捕获方法,并对其同步时间和抗噪声性能进行了理论分析和实验比较。结果表明,滑动相关法在直接序列扩频码同步捕获中具有优越的抗噪性能。文章同时给出了MATLAB的抗噪声估计及其滑动相关法的FPGA实现方法。     

一种快速的PN码同步捕获方法

针对直扩系统中长PN码同步捕获速度慢的问题,利用推导的串接短PN码与长PN码具有相似相关性的结论,对直扩系统中PN码同步捕获的并行匹配滤波捕获方法进行改进,得到了简单可行的串并结合捕获方法。然后,结合一个周期内PN码相关值,采用迭代的方式,选取简单、实用的自适应门限,实现了突发通信中PN码的快速同步捕获。采用该自适应门限的捕获方法无需估计噪声,计算量小。仿真实验表明所提方法捕获概率高,抗噪性能强。     

一种用于卫星通信中的PN码快速捕获方法

扩频技术应用于低轨地球卫星通信系统时,由于卫星相对于地面站具有很高的径向速度和加速度,使得接收信号附加了很大的多普勒频率偏移,增加了捕获难度。基于FFT的捕获方法,提出了分段式数字匹配滤波器和FFT捕获相结合的捕获方法。该方法既具有数字匹配滤波器快速捕获的特点,同时也具有基于FFT捕获算法捕获多普勒频率偏移范围大的特点。     

基于FPGA实现扩频码的捕获

通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。     

伪码测距中码跟踪环的FPGA实现

码跟踪环的设计是伪码/载波相位联合测距系统的一个关键环节.分析了伪码跟踪环路的结构,利用查表法、二阶环路分别对NCO和环路滤波器等关键部分进行了设计,并给出了相应的电路结构.系统仿真与FPAG片上测试结果表明,实现了伪码准确、实时跟踪,跟踪到的伪码相位误差小于载波相位的周期长,设计的跟踪环具有一定工程应用价值.     

基于DSP+FPGA的扩频接收机快捕技术

提出一种在接收信号具有显著的多普勒频移的不确定性条件下,采用全数字的、适宜于扩频码和载波快速同步的新型扩频接收机结构。该接收机能在极短时间内建立快速同步,有效地实现实时突发通信。     

基于FPGA的伪码测距电路的设计与实现

介绍了基于伪码测距的某定位系统的设计方案，简要分析了伪码测距的原理，研究了和FPGA实现伪码的捕获与跟踪的方法。     

伪码同步技术研究及其FPGA实现

针对扩频通信系统中的伪码同步问题,分析了基于匹配滤波捕获跟踪算法的伪码数字化同步方案.围绕匹配滤波捕获算法的原理和仿真,对伪码捕获跟踪同步算法在FPGA中的具体实现进行了研究.实验结果表明,该同步算法在FPGA上实现简练,性能稳定,能很好满足通信系统对速度和精度的要求.     

扩频通信中PN码序列的捕获

扩频信号的捕获与跟踪是扩频接收机进行定位解扩的基础,文中基于FPGA进行了扩频信号捕获与跟踪的设计实现。分析了该方案的匹配滤波器、载波跟踪环、码跟踪环的设计与实现方法。并通过BPSK调制,使用非相干扩频通信的PN码并行捕获算法实现信号的捕获。     

FPGA片上时钟发生器快速自校准方案

该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案,可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计,并进行了整体仿真验证。仿真结果说明,系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围,并具有较快的锁定时间,适于在FPGA器件的片上时钟产生单元中应用。     

基于FFT的P码直接捕获算法及其FPGA实现

全球卫星定位系统,具有完整的理论体系及广阔的应用前景,研究GPS系统对完善我国卫星导航定位系统有着重要意义。文中主要研究了基于FFT的P码捕获方法,给出了相应的Matlab仿真结果,并最终采用Cyclone III EP3C120F80C8芯片完成了基于FFT的P码直接捕获算法的FPGA实现。     

基于FPGA非相干包络码跟踪环设计

非相干的包络同步码跟踪环不依赖载波跟踪的相位特性,可以解决在信噪比非常低的条件下的本地扩频码和接收扩频码的码同步,进而完成扩频码的稳定跟踪。根据非相干的包络码跟踪环的原理,利用Verilog设计了一个完整的非相干的包络码跟踪环的电路。在设计过程中利用IP核中的乘法器、IIR滤波器、DDS数字频率合成器,简化设计难度并快速形成设计模块。在采用XilinxISE实现上述关键部分电路的设计基础上,同时利用SynplifyPro对设计模块进行了综合,并在Modelsim6.0中对电路进行了功能波形仿真,证明了设计的可行与合理性。这种解决方案相对常规方法既具有软件验证的灵活性,又具有硬件的执行效率。     

基于Logistic映射PN序列的FPGA实现

为了获得性能良好,适于扩频通信及加密领域的伪噪声(PN)序列,提出了一种PN序列量化产生及硬件实现方法.该方法基于FPGA技术并以Logistic离散映射作为随机信号源,提取Logistic映射时间序列二进制数中的某一位构成了一个新的混沌PN序列,并在硬件上获得了实现.通过对序列的频率测试、串列测试、Poker测试、游程测试、自相关测试表明,这种PN序列的硬件实现技术可为扩频通信和信息加密提供一个良好的伪噪声序列.