ASIC的技术发展与接口

本文首先介绍了专用集成电路（ASIC）的各种定义,接着综述了ASIC和FPGA的技术发展,分析了ASIC和FPGA的异同。在分析ASIC设计流程的基础上,给出了ASIC的各种接口。     

一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试,降低芯片测试的复杂性及成本,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较,该模型具有结构简单、多接口、高效率、调试使用方便等特点,本文对此CPU模型的设计思想,结构作了介绍和分析。     

单块用户接口集成电路其高压功能的实现

本文对介质绝缘和结式绝缘两种双极工艺进行了比较分析，讨论了用介质绝缘工艺双极工艺来实现程控数字交换机单块用户接口集成电路高压功能的优越性。指出介质绝缘双极工艺是实现既经济又优良的电信通信用集成电路的主要工艺。     

接入网中V5.2接口ASIC芯片设计

V5接口提供了接入网与本地交换机间的新型开放式数字接口。重点讨论了符合V5．2接口协议的ASIC芯片的实现方案。根据该方案使用硬件描述语言（Verlog HDL)和采用自顶向下（TOP－DOWN）的设计方法实现了具体电路,并使用FPGA芯片对该电路进行了物理验证。实验表明根本本方案设计的电路正确,工作稳定可靠。     

ASIC的发展研究

首先介绍了专用集成电路（ＡＳＩＣ）的概况，指出ＡＳＩＣ可适应使用与制造的特殊要求。对ＡＳＩＣ的发展与市场进行了研究，给出了市场增长情况和世界ＡＳＩＣ产品市场及预测以及产品按地区、工艺、应用分布表。对ＡＳＩＣ技术和发展趋势也作了较详细的介绍，亚微米ＣＭＯＳ技术已开始用于ＡＳＩＣ。     

LCOS接口专用集成电路的设计

根据LCOS显示以及各种输入视频信号的特点,总结了LCOS接口电路的功能特点.以场序彩色显示LCOS接口控制电路的设计实现为例,详细介绍了接口专用集成电路的设计方法.     

一种具有双PCI接口的ASIC验证系统

针对集成PCI接口功能的ASIC的设计开发,提出了一种具有双PCI接口的ASIC验证系统。该系统充分复用软硬件资源,可应用于开发流程的全过程,有效地缩短了开发时间,降低了成本。文章最后给出了高速RSA加密芯片验证系统的应用实例。     

一种用于消化道酸碱度监测的传感器接口芯片

介绍了一款用于消化道酸碱度监测的专用接口集成电路芯片。该电路包含了信号放大电路、模数转化电路等,可以同时测量温度信号。芯片采用0.18 μm CMOS工艺实现,芯片大小仅为0.6 mm×0.4 mm,配合酸碱度传感电极和无线收发模块可制成消化道无线监测智能胶囊。对该芯片进行测试,结果显示,电路工作状态良好,可精确地采集信号,酸碱度检测的精度可以达到±0.1 pH,温度检测精度可达±0.2 ℃。     

16位稳态电流LED驱动器的ASIC设计

提出了一种大电流16位稳态电流LED驱动器的ASIC设计方案,并描述了芯片的主要功能原理。对各个模块的主要电路进行了分析和设计,数字部分电路依靠成熟的FPGA平台验证,最大程度提高了电路可靠性;模拟部分电路通过分析和计算,确定不同参数,最后对整个方案进行了仿真。这种16位稳态电流LED驱动芯片可以完成对点阵LED显示屏的驱动,芯片外围电路简单、成本低、可靠性高。该芯片也适用于点阵LED屏等LED设备的驱动,应用十分广泛。芯片方案的各个部分都给出了详细的仿真结果,整个方案最后通过了T-Spice后仿真。     

BWA系统中判决反馈均衡器的ASIC实现

随着集成电路日新月异的发展,体积和功耗以及实时性要求已经成为衡量集成电路好坏的重要指标.为了克服采用多片通用集成电路实现时,体积和功耗比较大,以及采用DSP实现时不能很好满足实时性的要求,本文针对无线宽带高速数据通信对实时性要求比较高的特点,采用SoC设计的方法,对BWA系统中判决反馈均衡器进行了ASIC实现.通过采用ASIC的实现方法,以及自顶向下的模块设计方法,很好地满足了下一代无线通信判决反馈均衡器对实时性要求,同时也满足了功耗和性能的要求.     

ASIC设计中时钟偏移分析

目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战.分析了时钟偏移的产生机理,提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,以及如何利用有用的时钟偏移来改善电路的时序.     

LD-CELP编解码器的ASIC设计

LD-CELP可以全面满足16 kb·s-1算法的性能要求,已被广泛应用在会议电视系统、IP电话等领域.基于此规范,采用Verilog HDL硬件描述语言完成RTL级设计,所有编解码结构都由Verilog实现的DSP ensine完成,并对最佳码书序号进行了压缩处理,解决了最佳码书序号的比特浪费问题.系统物理测试采用FPGA验证方式.验证结果表明,系统功能完全正确,可实现实时编解码过程,解码语音具有良好可懂度.     

ASIC设计中时钟偏移分析

目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战、文章分析了时钟偏移的产生机理,然后提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,最后还分析了如何利用有用的时钟偏移来改善电路的时序。     

用Tanner Pro进行数字ASIC设计

选择合适的集成电路设计工具,对于加强ASIC设计类课程的建设和相关的科研有相当大的推动作用;然而目前大部分ASIC设计工具成本高,设备要求高,并不十分适合于教学科研使用。介绍了一种低成本、设备要求低的优秀IC设计工具———Tanner Pro,可以在个人电脑上使用,介绍了使用Tanner Pro进行ASIC设计的流程,并详细介绍了使用该工具设计的一个ASIC实例。