功率半导体IGBT热击穿失效的可靠性研究

针对变频空调使用缘栅双极型晶体管（IGBT）击穿短路故障进行分析,确认IGBT为过压损坏失效。,空调供电电源出现大的波动影响芯片供电电源质量,电压偏低导致IGBT开通异常,不能及时欠压保护,IGBT长时间处于工作在放大状态,IGBT开通损耗大热击穿失效。本文主要从电路设计,工作环境,模拟验证等方面分析研究,确认IGBT击穿短路失效原因,从设计电路与物料选型优化提升产品工作可靠性。     

大功率D类功放的仿真研究

大功率超声波在工业生产中具有重要的作用。功率放大器是超声波发射机的核心单元。由IGBT构成的D类功率放大器,必须采取有效措施抑制电压脉冲尖峰,防止过压击穿大功率器件。分析了D类功放电路的原理以及输出电压尖峰脉冲产生的原因,介绍了几种常用的尖峰抑制吸收电路。重点分析了RCD型的吸收方案,给出了电路元件参数的计算方法。采用Pspice对设计方案进行了仿真验证,结果表明RCD吸收电路可以有效抑制功放的尖峰电压,保护发射机核心器件IGBT。     

牵引用3 300 V平面栅IGBT栅极台面结构研究

针对机车牵引用3 300 V/1 500 A IGBT功率模块,采用TCAD仿真工具研究了不同栅极结构对器件静态和动态参数的影响。当平面栅IGBT采用栅极台面结构且台面厚度逐渐降低时,器件的静态阻断电压提高,开关损耗降低,但是器件的开关时间增加;此外,关断时过快的dv/dt会引起栅极电压振荡,开启时过快的di/dt会引起很大的电流过冲,导致器件应用的可靠性降低。在机车牵引的应用环境下,IGBT的栅极结构参数需要从电学参数和可靠性两个方面进行折中设计。     

600V单通道高压端驱动IC

AUIRS2123S和AUIRS2124S高速功率MOSFET和IGBT驱动器符合AEC—Q100标准,可以提供10V至20V的栅极驱动电源电压。输出驱动器具有适用于最小驱动器跨导的高脉冲电流缓冲过程,而浮动通道可用来驱动在600V电压下工作的高压端配置的N沟道功率MOSFET或IGBT。这两种器件均具有负电压尖峰（V5）免疫性,可防止系统在大电流切换和短路情况下发生损坏事件。     

使用栅极电阻控制IGBT的开关

用于控制、调节和开关目的的功率半导体需要更高的电压和更大的电流。功率半导体的开关动作受栅极电容的充放电控制。而栅极电容的充放电通常又受栅极电阻的控制。通过使用典型的＋15V控制电压（VG（on））,IGBT导通,负输出电压为-5…-8…-15V时,IGBT关断。IGBT的动态性能可通过栅极电阻值来调节。栅极电阻影响IGBT的开关时间、开关损耗及各种其他参数,从电磁干扰EMI到电压和电流的变化率。因此栅极电阻必须根据具体应用的参数非常仔细地选择和优化。     

压接型IGBT内部栅极电压一致性影响因素及调控方法

压接型绝缘栅双极晶体管(IGBT)的驱动印制电路板(PCB)寄生参数不一致会引起瞬态过程中内部IGBT芯片栅极电压不一致,芯片不能同时开通,造成芯片的瞬态不均流.结合压接型IGBT驱动PCB结构及运行工况,建立了包含驱动源、芯片模型、驱动PCB的一体化电路模型,分析了栅极内电阻、栅射极电容以及驱动电阻对驱动电压一致性的影响.在此基础上提出了驱动PCB电感匹配、并联芯片数匹配以及集中电阻补偿的驱动PCB的调控方法,以实现对栅极电压一致性的有效调控.研究表明驱动电阻是造成芯片栅极电压不一致的主要因素.利用上述调控方法可将芯片开通时间的不均衡度由79.2％分别降低至2.86％、7.1％和7.5％,实验验证了所提出的驱动PCB调控方法的有效性.     

IGBT调制器工作状态及其栅极驱动特性分析( 上)

叙述了固态调制器过压和欠压状态的特点,伏安特性曲线和负载线在工程设计中的重要性.介绍了160个IGBT开关管组成的串联开关调制器工作状态选择,不同的工作状态对驱动电路设计提出了不同的要求和为了满足技术要求,在电路上必须采取的技术措施.给出的IGBT栅极驱动特性、密勒效应的数学表达式及其对栅极电压UGE波形的影响,为后面将要介绍的部分设计分析奠定了专业理论基础.     

IGBT模块驱动及保护技术

对IGBT的栅极驱动特性、栅极串联电阻及IGBT的驱动电路进行了探讨。给出了过电流保护及换相过电压吸收的有效方法。     

坚固型600V三相栅极驱动器IC

IRS26310DJPbF把功率MOSFET和IGBT栅极驱动器与三个高压侧及三个低压侧参考输出通道集成在一起,在20V MOS栅极驱动能力及最高600V工作电压下,可提供200mA／350mA的驱动电流。其整合了集成的自举二极管,可提供全面的保护功能,包括改进的负电压尖峰（Vs）免疫电路,以防止系统在大电流切换或短路情况下发生灾难性事件,实现更高水平的耐用性和可靠性。     

放大器电源工作可靠性及改进方法

笔者维修过数百台ＣＡＴＶ放大器 ,80 %以上为电源部分故障。表现为 :变压器烧毁、整流管击穿短路、滤波电容漏液失容、过压击穿、三端稳压器击穿开路等 ,原因是由于系统内出现非正常电压而引起。我们知道 ,ＣＡＴＶ网络庞大、复杂 ,各种强电干扰在网络内引起的浪涌电压发生较为频繁 ,它是系统内元器件损坏的主要原因。虽然放大器电源电路设有压敏电阻保护 ,但大都使用保护电压为交流 140Ａ以上的 10Ｎ151型 ,对系统内产生的尖峰电压吸收效果较好。若产生峰值电压较低、波形较宽 (被展宽了尖峰电压 )的浪涌电压 ,则压敏电阻无法将其完全吸收…     

无平面结敏感区及其栅控光探测器

研制了在平面结内无敏感区的光探测器,测量结果表明其光电流是显著的。在这种器件的基础上,研制了受栅极控制的无平面结敏感区光探测器,实验测量说明这种器件的光电流输出不仅依赖于受光信号,还受到栅极电压信号的控制。这种输出信号受到光与电信号双重控制的特性,扩大了光探测器件的应用领域。     

一种积累型槽栅超势垒二极管

提出了一种积累型槽栅超势垒二极管,该二极管采用N型积累型MOSFET,通过MOSFET的体效应作用降低二极管势垒。当外加很小的正向电压时,在N+区下方以及栅氧化层和N-区界面处形成电子积累的薄层,形成电子电流,进一步降低二极管正向压降;随着外加电压增大,P+区、N-外延区和N+衬底构成的PIN二极管开启,提供大电流。反向阻断时,MOSFET截止,PN结快速耗尽,利用反偏PN结来承担反向耐压。N型积累型MOSFET沟道长度由N+区和N外延区间的N-区长度决定。仿真结果表明,在相同外延层厚度和浓度下,该结构器件的开启电压约为0.23 V,远低于普通PIN二极管的开启电压,较肖特基二极管的开启电压降低约30%,泄漏电流比肖特基二极管小近50倍。     

A Semi‐Floating Memory with 535% Enhancement of Refresh Time by Local Field Modulation

The recently proposed semi‐floating gate memory technology shows the potential to balance conflicts between writing speed and data storage. Although the introduction of the p–n junction greatly improves device writing speed, the inevitable junction leakage limits the further extension of data retention time. A local nonvolatile electric field is introduced by exploiting the polarization of ferroelectric gate dielectric HfZrO₄ to modulate the charge leakage speed of the p–n junction since the carrier density of 2D materials can be efficiently regulated. The refresh time is greatly prolonged more than 535%, solving the bottleneck problem of relatively short retention time of previous semi‐floating gate memory. In addition, the characteristics of device under low operation voltage is also explored, which can serve for further power reducing. This design realizes the combination of ultrafast writing operation and significant enhanced data retention ability, which provides a new idea of the development for high speed non‐volatile memory technology.     

Turn-off instabilities in large area IGBTs

In this paper, an experimental study is proposed to investigate the failure effects in IGBT large-area devices due to hard gate driving strategies. Thanks to quasi-3D simulations, a large overcurrent is predicted in few cells and corresponds to a large spike in the gate voltage during collector voltage transient, which is able to trigger the device instability.An interpretation of the phenomenon is given that attributes such spike to a strong current imbalance on the large area device, so that a latch-up failure mechanism is proposed.     

双掺杂多晶Si栅MOSFET的截止频率研究

在前期对双掺杂多晶Si栅(DDPG)LDMOSFET的电场、阈值电压、电容等特性所作分析的基础上,仍然采用双掺杂多晶Si栅结构,以低掺杂漏/源MOS(LDDMOS)为基础,重点研究了DDPG-LDDMOSFET的截止频率特性.通过MEDICI软件,模拟了栅长、栅氧化层厚度、源漏区结深、衬底掺杂浓度以及温度等关键参数对器件截止频率的影响,并与相同条件下P型单掺杂多晶Si栅(p-SDPG)MOSFET的频率特性进行了比较.仿真结果发现,在栅长90 nm、栅氧厚度2 nm,栅极P,n掺杂浓度均为5×1019cm-3条件下,截止频率由78.74 GHz提高到106.92 GHz,幅度高达35.8%.此结构很好地改善了MOSFET的频率性能,得出的结论对于结构的设计制作和性能优化具有一定的指导作用,在射频领域有很好的应用前景.     

具有栅介质电场屏蔽作用的新型GaN纵向槽栅MOSFET器件设计

基于氮化镓(GaN)等宽禁带(WBG)半导体的金氧半场效应晶体管(MOSFET)器件在关态耐压下,栅介质中存在与宽禁带半导体临界击穿电场相当的大电场,致使栅介质在长期可靠性方面受到挑战。为了避免在GaN器件中使用尚不成熟的p型离子注入技术,提出了一种基于选择区域外延技术制备的新型GaN纵向槽栅MOSFET,可通过降低关态栅介质电场来提高栅介质可靠性。提出了关态下的耗尽区结电容空间电荷竞争模型,定性解释了栅介质电场p型屏蔽结构的结构参数对栅介质电场的影响规律及机理,并通过权衡器件性能与可靠性的关系,得到击穿电压为1 200 V、栅介质电场仅0.8 MV/cm的具有栅介质长期可靠性的新型GaN纵向槽栅MOSFET。     

1200V大容量SiC MOSFET器件研制

采用平面栅MOSFET器件结构,结合优化终端场限环设计、栅极bus-bar设计、JFET注入设计以及栅氧工艺技术,基于自主碳化硅工艺加工平台,研制了1200V大容量SiC MOSFET器件.测试结果表明,器件栅极击穿电压大于55V,并且实现了较低的栅氧界面态密度.室温下,器件阈值电压为2.7V,单芯片电流输出能力达到50A,器件最大击穿电压达到1600V.在175℃下,器件阈值电压漂移量小于0.8V;栅极偏置20V下,泄漏电流小于45nA.研制器件显示出优良的电学特性,具备高温大电流SiC芯片领域的应用潜力.     

特种传声器管可靠性分析

驻极体电容传声器(简称话筒)其专用结型场效应( JFET)与正向箝位二极管D1组成简单组合器件,称之为传声器管.该产品由P+N结栅控制沟道电流,不同于MOST的绝缘栅结构.因此在设计中并没有静电放电(ESD)防护装置.并且执行的标准截然不同,随着传声器管的应用逐渐扩大,要求提高电性能;为了抗射频(RF)噪声干扰在传声器...     

工作在动态阈值MOS的特性研究

通过将衬底和栅极连接在一起实现了MOSFET的动态阈值,DTMOS与标准的MOSFET相比具有更高的迁移率,在栅极电压升高时DTMOS阈值电压会随之降低,从而获得了比标准的MOSFET大的电流驱动能力。DTMOS是实现低电压、低功耗的一种有效手段。     

Three-terminal superconducting device using a Si single-crystal film

A three-terminal superconducting device composed of a semiconductor-coupled Josephson junction and an oxide-insulated gate is fabricated. A p-type Si single-crystal film having a 100-nm thickness is used for the semiconductor layer. Two superconducting electrodes of the Josephson junction correspond to source and drain electrodes of the three-terminal device. Josephson tunneling current flows between source and drain electrodes, and is controlled by the gate bias voltage.