基于I-V特性的阻变存储器的阻变机制研究

随着器件尺寸的缩小,阻变存储器(RRAM)具有取代现有主流Flash存储器成为下一代新型存储器的潜力。但对RRAM器件电阻转变机制的研究在认识上依然存在很大的分歧,直接制约了RRAM的研发与应用。通过介绍阻变存储器的基本工作原理、不同的阻变机制以及基于阻变存储器所表现出的不同I-V特性,研究了器件的阻变特性;详细分析了阻变存储器的五种阻变物理机制,即导电细丝(filament)、空间电荷限制电流效应(SCLC)、缺陷能级的电荷俘获和释放、肖特基发射效应(Schottky emission)以及普尔-法兰克效应(Pool-Frenkel);同时,对RRAM器件的研究发展趋势以及面临的挑战进行了展望。     

阻变存储器及其集成技术研究进展

在各种新型非挥发性存储器中,阻变存储器(RRAM)具有成为下一代存储器的潜力.介绍了RRAM器件的基本结构,分类总结了常用的材料以及制备工艺,对RRAM阵列的集成方案进行了比较,并讨论了目前存在的问题;最后,对RRAM的研究趋势进行了展望.     

CuO纳米线阻变存储器的组装及电阻开关特性

用热氧化法在空气中加热铜片制备了CuO纳米线(CuO NWs),通过FESEM对纳米线表面进行了观察,并用液体转移法组装成功了一种简单的阻变存储器件。通过I-V测试系统观察到了Cu/CuO NWs/Cu器件表现出了明显的双极型和单极型。最后通过对比高阻态(HRS)和低阻态(LRS)的表面形貌,解释了Cu/CuO NWs/Cu器件的阻变机制。     

阻变存储器外围电路关键技术研究进展

阻变存储器(RRAM)是一种前景非常好的未来通用存储技术,也是当前国际学术界和工业界研究的热点。主要介绍了存储器外围电路的电路设计,并介绍了阻性存储器外围电路,包括验证电路、写电路、参考模块方案和形式、限流等关键技术的原理,重点讨论了提升复位操作速度,改善高阻值离散性,参考方案的设计和参考单元的组成,用限流实现低功耗操作的方法及其发展趋势。     

铅基卤素钙钛矿阻变式存储器研究进展

随着数字通信在大数据以及物联网等领域的应用,推动了下一代存储设备的发展.阻变式存储器因其功耗低、尺寸可调、操作速度快等优点被认为是最有前景的信息存储器件之一.近年来,兼具成本低、带隙可调、载流子扩散长度长、离子迁移速率快、载流子迁移率高等优点的铅基卤素钙钛矿,在阻变式存储器领域引起了广泛关注.主要对铅基卤素钙钛矿阻变式...     

基于氧化钨的8 Mb高密度阻变存储器设计

设计了一款基于氧化钨的8Mb高密度阻变存储器,采用单晶体管开关、单电阻(1T1R)的存储器单元结构,设计了完整的存储单元、行列译码器、写驱动和灵敏放大器等关键模块。存储器芯片采用HHNEC 0.13μm 1P8M CMOS工艺流片。仿真结果表明,在8F2的高密度存储单元面积下,该存储器可实现准确的数据写入和读出功能。     

一种用于高速锁相环的新型CMOS电荷泵电路

提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度，利用高摆幅镜像电流电路提高输出电压的摆动幅度，消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1．2μm工艺BSIM3、LEVEL=47的CMOS库，电源电压为2V，功耗为0．1mW。仿真结果表明，该电路可以很好地应用于高速锁相环电路。     

三维阻变存储器的研究进展

在我国信息产业高速发展的今天,传统存储器难以满足目前的数据存储需求,亟需发展新一代高性能存储器。阻变存储器(RRAM)因其具有结构简单、功耗低、集成密度高、读/写速度快等优势,被认为是最具发展潜力的新兴存储器之一。综述了三维RRAM的发展现状,分析了现阶段三维RRAM面临的漏电流、热串扰、均一性、可靠性等问题,重点探讨了针对以上问题的解决方案,并对于RRAM未来的应用前景进行了分析和预测,认为其在替代传统存储器、神经网络计算、芯片加密防护等方面有重要的应用前景。     

一种基于阻变单元特性的阻变存储器修复方案

针对新型阻变存储器(RRAM)工艺良率不高的问题,提出了一种新型的修复解决方案,该方案基于阻变单元的特殊性能,即初始状态为高阻,经过单元初始化操作过程后转变为低阻。利用这样特性的阻变单元作为错误检测位、冗余单元作为修复位,提出了三种不同的组织结构来实现修复操作。三种结构由于主存储器、检验位存储器及冗余存储器的组织方式不同,达到了不同的冗余存储器利用率。最后,通过数学分析可以证明,该方案在利用了较少冗余存储器的条件下,可以将阻变存储器的错误率普遍降低10～30倍,实现了较好的修复效果。     

一种适用于相变存储器的低噪声时钟发生器

基于相变存储器的特性,设计了一种具有低功耗、低噪声的时钟发生器.该时钟由压控振荡器产生,并通过时钟控制电路转换为相变存储器存储操作所需的reset、set信号.由于纳米尺寸下的相变存储器件受噪声影响严重,该电路降低了外围驱动对相变存储单元的低频噪声干扰,能够改进相变存储器性能.电路采用40 nm CMOS工艺设计,电源电压为1.8V,功耗为1.26 mW,RMS抖动为0.83 ps,p-p抖动为5.14 ps,芯片面积为80 μm×90 μm.     

一种UHF频段小数分频频率综合器设计与实现

基于130 nm CMOS工艺设计了一款特高频(UHF)频段的锁相环型小数分频频率综合器.电感电容式压控振荡器(LC VCO)片外调谐电感总值为2 nH时,其输出频率范围为1.06～1.24 GHz,调节调谐电感拓宽了频率输出范围,并利用开关电容阵列减小了压控振荡器的增益.使用电荷泵补偿电流优化了频率综合器的线性度与带内相位噪声.此外对电荷泵进行适当改进,确保了环路的稳定.测试结果表明,通过调节电荷泵补偿电流,频率综合器的带内相位噪声可优化3 dB以上,中心频率为1.12 GHz时,在1 kHz频偏处的带内相位噪声和1 MHz频偏处的带外相位噪声分别为-92.3和-120.9 dBc/Hz.最小频率分辨率为3 Hz,功耗为19.2 mW.     

低电调电压全集成10~20GHz VCO的设计与实现

研制了一款低电调电压、多频段压控振荡器(VCO)微波单片集成电路(MMIC),MMIC主要由6频段振荡电路、控制电路、译码电路等组成。将10~20 GHz的频率范围分为6个频段覆盖,从而将电调电压控制在5 V以内。基于GaAs异质结双极晶体管(HBT) 2μm工艺对所设计的VCO进行了流片验证,芯片面积为3.4 mm×3.2 mm。测试结果表明,在室温下,当电源电压为5 V、电调电压在0~5 V时,每个频段VCO可覆盖的频率为9.58~11.6 GHz、11.06~13.23 GHz、12.77~14.89 GHz、14.21~16.48 GHz、16~18.48 GHz和17.7~20.17 GHz;当电调电压为2.5 V、频偏为100 kHz时,每个频段VCO的相位噪声分别为-91.8、-90.5、-90.3、-90、-88.2和-87.1 dBc/Hz。因此,该6频段VCO覆盖了10~20 GHz的频率范围,且每段VCO的相位噪声指标良好,可满足低压电子系统的应用需求。     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

推-推压控振荡器的仿真设计

在对构成推-推振荡器的基本振荡单元进行常规奇偶模分析的基础上,采用添加辅助信号源的方法,对合成后的频率调谐特性、输出功率及基波抑制特性进行了仿真模拟。并利用负载牵引法对二次谐波匹配网络进行了优化。根据仿真结果设计的X波段推-推压控振荡器,采用封装硅晶体管及砷化镓变容管,在1GHz调谐带宽内,输出功率2～8dBm。     

由RTD/MOSFET构成的压控振荡器的设计与实现

提出了一种基于负阻器件共振隧穿二极管(RTD)与MOSFET结合的新型压控振荡器(VCO),并利用了高级设计系统(ADS)软件对该振荡器的可行性进行了电路仿真,利用分立RTD、MOSFET器件实现了此种VCO,实际调频范围在20～26 MHz之间。RTD与三端器件的连接方式不同可呈现不同的调制I-V特性,这种调制特性对基于RTD的振荡电路的频率也会产生影响。通过深入研究这种调制对振荡电路频率产生的影响,得到多种不同于常规方法的电压控制频率方式,其中一些具有很好的线性度。因此该电路的研究对于RTD在高频、高速振荡电路中的进一步应用具有重要意义。     

一种L、S波段微机械压控振荡器

报道了一种中心频率为2GHz的电感电容(LC)压控振荡器,其谐振回路由微机械可变电容和键合线电感构成。微机械可变电容采用与集成电路兼容的表面微机械工艺制造,在2GHz时其Q值约为32.6,当调节电压从0V增大到12V时,电容量变化范围为25%。通过键合技术将微机械可变电容与有源电路集成在一起,制备了MEMSVCO器件,测试结果表明,载波频率为2.004GHz时,VCO的单边带相位噪声为-103.5dBc/Hz@100kHz,输出功率为12.51dBm。调频范围约为4.8%。     

振动对SYK801型SAW VCO 频谱性能的影响

对ＳＹＫ８０１型声表面波压控振荡器（ＳＡＷ ＶＣＯ）在振动条件下的输出频谱性能进行了初步的探索和研究。介绍了这类型振荡器的振动灵敏度系数的表达式,初步分析影响振动灵敏度系数的主要因素,提出改善振动性能的技术措施。测试结果表明所采取的技术措施对改善振荡器的振动性能是有效的。     

多相位低相位噪声5GHz压控振荡器的设计

采用TSMC 0.18μmCMOS工艺实现了全差分相位差为 450 的 LC低相位噪声环形压控振荡器电路。芯片面积 1.05 mm×1.00 mm。当仅对差分输出振荡信号的一端进行测试时, 自由振荡频率为5.81 GHz, 在5 MHz频偏处的相位噪声为-101.62 dBc/Hz。     

一种锁相频率合成系统的设计

描述了以MC145152和MC1648芯片为核心,采用锁相频率合成技术来实现电压控制LC振荡器的设计思路、方法及指标测试。本系统可以产生高稳定度的正弦信号,输出频带在5~25 MHz范围内,并实时显示;输出频率的稳定度达到10-3以上。该系统在通信领域有广泛的应用前景。